SR-FF/JK-FF

동킹콩

개인인증 판매자스토어

최초 등록일: 2021.01.11
최종 저작일: 2020.03; 7페이지/ 한컴오피스; 가격 1,000원

다운로드

장바구니

상세정보
자료후기 (0)
자료문의 (0)
판매자정보

소개글

"SR-FF/JK-FF"에 대한 내용입니다.

본문내용

1. 제 목 : SR-FF , JK-FF 실습

2. 내 용 :
실습내용 :
latch와FF의 차이는 latche는 들어오는 신호level의 차이에 따른것이고 FF은 Clock의 차이로서 값이 변화하는 특징입니다. 오늘은 배울 sr-ff과 jk-ff은 유사하지만 11을 입력했을 때 값의 차이가 다릅니다.

코드 구현
input값에는 r,s,clk값을 넣어주었고, output값 q, nq 에는 밑에서 always문으로 구현을 해주었기 때문에 reg로 선언했습니다. 그리고 q와 nq는 보수 관계이기 때문에 초기값으로 0과 1을 두었습니다. 그리고 always문의 posedge clk는 상승clk으로 값이 0에서 1로 바꿔었을 때 출력 값이 변합니다. 그리고 case문을 사용해서 q와 nq에 들어 값을 설정해 주었습니다. 1 1일 경우에는 금지 조건이므로 bx로 설정해주었습니다.

참고 자료

없음

환불정책

해피캠퍼스는 구매자와 판매자 모두가 만족하는 서비스가 되도록 노력하고 있으며, 아래의 4가지 자료환불 조건을 꼭 확인해주시기 바랍니다.

파일오류	중복자료	저작권 없음	설명과 실제 내용 불일치
파일의 다운로드가 제대로 되지 않거나 파일형식에 맞는 프로그램으로 정상 작동하지 않는 경우	다른 자료와 70% 이상 내용이 일치하는 경우 (중복임을 확인할 수 있는 근거 필요함)	인터넷의 다른 사이트, 연구기관, 학교, 서적 등의 자료를 도용한 경우	자료의 설명과 실제 자료의 내용이 일치하지 않는 경우

이런 노하우도 있어요!더보기

찾던 자료가 아닌가요?아래 자료들 중 찾던 자료가 있는지 확인해보세요

6주차 결과보고서- 디지털 시스템 설계 및 실험 결과보고서 4페이지

초기값을 결정하기위해 clr 이라는 변수를 사용하여 D-FF에 clr값을 ... SR Latch module SRlatch(S,R,Q,NQ); input ... Modelsim 시뮬레이션을 실패하였는데 이에 대해서 고민하여 본 결과 FF의
한양대 counter 5페이지

Flip-Flop에 해당하는 소자이다.JK Flip Flop은 SR FF에 ... SR FF에서 (1,1)을 사용하지 못하는 한계점을 극복하는 Flip-Flop으로 ... 마찬가지로, J는 set K는 reset을 뜻한다.JK Flip-Flop의
한양대 Latches & Flip-Flops 6페이지

SR FF , D FF , JK FF , T FF로 구분할 수 있다.각각의 ... 있다.SR Latch는 다음과 같다.S는 Set = 1을 뜻하며, R은 Reset ... Latches와 Flip-Flops는 CLOCK의 여부로 구별할 수도 있다.Flip-Flops는
실험23_계수기 회로_예비레포트 2페이지

AND-1의 출력은 SR FF의 R입력이고, AND-2의 출력은 S입력이다 ... AND-1의 출력이 1이기 때문에 SR FF의 Reset이 일어난다. ... AND 게이트로 인가되어 AND 게이트에서 출력되는 신호가 SR FF(NOR
서강대학교 21년도 디지털논리회로실험 6주차 결과레포트 (A+자료) - Flip-flop, Registers 20페이지

*SR-, D-, JK- flip-flop *setup time과 hold ... 위의 JK FF은 CLK이 high이고, J와 K가 둘 다 1일 때, 이전 ... -SR latch 위의 그림은 NOR로 구성된 SR latch이다.
디지털 회로 응용 - 래치와 플립플롭 2페이지

Negative Edge-Triggered JK FF(74112)에 대해 ... SR NOR FF에 대해 다음과 같은 입력이 인가되었을 때 출력파형을 그리시오 ... Positive Edge-Triggered D FF(7474)에 대해 다음과
디지털 논리 회로 설계 실험 최종프로젝트 레포트 A+ 타이밍게임(회로도있음) 11페이지

-JK-FF을 T-FF처럼 사용하기 위해 J와 K에 해당하는 인풋에 같은 ... 숫자가 9인 상태에서 증가하면 0이 된다. >> JK-FF의 아웃풋을 and ... JK-FF와 and gate로 묶고 74390의 클리어 인풋으로 연결시킨다
JK flip-flops 5페이지

J = K = 1 일 때 SR 플립플롭에서는 허용하지 않지만 JK 플립플롭에서는 ... 목적 - JK flip-flops의 동작 및 특성을 살펴본다. B. ... JK flip-flops A.
Verilog 언어를 이용한 Sequential Logic 설계 예비레포트 8페이지

T 플립플롭은 JK 플립플롭의 입력 J와 K를 묶어 T 입력으로 사용하여 ... Latch, SR Latch S-R 래치, SR 래치”, 정보통신기술용어해설 ... code testbench code simulation waveform D FF
플립플롭 실험보고서 12페이지

하지만 이런 식으로 불안정한 구간이 있으므로 JK FF, D FF, T FF등으로 ... 기존의 NOR형 SR래치와 형태가 비슷하지만 피드백 선이 2개 추가되어서 ... [J-K 플립플롭] JK플립플롭은 D플립플롭과 함께 시스템에서 가장 많이
VHDL_3_RAM,ROM,JK Flip Flop, Register 13페이지

FlipFlop은 SR, D, JK, T FlipFlop등이 있다. rising ... 0, 1이면 tmp = 0. 1, 1이면 토글. 25~26) J, K FF ... 양쪽 모두 1이 입력됐을 때 문제가 발생하는 SR FlipFlop의 eset
A+ 디지털 시스템 실험 Latch & Flip-Flop 11페이지

S3(w2,x4,Q,Q_n); endmodule module JK_FF( ... 'b1,Q[0],CLR,Q[1],); JK_FF j3(1'b1,1'b1,Q ... S,R, output Q,Q_n Q); wire Q24,w8; JK_FF
디지털시스템 실험(SR Latch, JK, D FF, Register, Shift Register, Register를 이용한 가산기) 5페이지

먼저 SR Latch, D Flip-flop 등을 이용하여 JK FF를 만들고 ... , JK FF을 4개 이용하여 BCD Ripple Counter를 만들었는데 ... SR Latch 를 이용하여 D-Type Positive-Edge-Triggered
순서논리회로 설계를 D, T, JK, SR 플립플롭으로 나타냄. 28페이지

SR Flip-Flop 7.1 State Table 7.2 Karnaugh ... JK Flip-Flop 8.1 State Table 8.2 Karnaugh ... C' B' C A' B' SR Flip-Flop State Table ABC
할리 갈리 회로설계 47페이지

이용한 회로설계 2 T-FF을 이용한 회로설계 3 SR-FF을 이용한 회로설계 ... ) SR-FF을 이용한 회로천이표 # S-R FilpFlop S R Q Q ... ) JK-FF을 이용한 회로 # J-K FilpFlop J K Q Q+ 0
74hc05를 이용한 SR-FF 제작 15페이지

컴구조 Report Wired-logic (74HC05를 이용한 SR-FF제작 ... , 우리가 만들어가야 하는 것은 SR-FF에 Q와/Q 가 동시에 High, ... 74HC05칩에 Vcc 연결을 잘못 하여 수정하였고, 교수님이 주신 회로는 SR-FF이었는데