아주대 논리회로실험 실험3 결과보고서

소개글

아주대학교 논리회로실험 결과보고서 입니다. 2011-2학기에 수강한 자료입니다.

목차

[1] 실험 의의
[2] 실험 수행 과정
[3] 결과물
[4] 고찰
[5] 예비레포트의 가상 결선도, 비교도

본문내용

1] 실험 의의
Logic gate를 이용해 반가산기, 전가산기, 반감산기, 전감산기 같은 가산기(Adder)와 감산기(subtracter)를 구성해 보고 어떻게 2진수 연산에서 사용되는지 알아본다.

[2] 실험 수행 과정
① 반가산기
↳ 반가산기를 구성해보고 그 출력을 알아보는 실험이다. 출력 S의 경우는 입력 A, B의 한 자리수 합이 될 것이고 C는 carry(합을 한 후 남는 올림수)가 될 것이다. 위 회로도와 같이 빵판에 IC(7486, 7408)을 구성하고 결선을 했다. 그리고 출력 결과를 확인하기 위해 전구 한 개를 사용해 출력이 1이면 불이 들어오고 0이면 불이 안들어 오도록 하여 결과를 알 수 있었다.
② 전가산기
↳ 두 개의 반가산기를 구성하고 추가적으로 OR gate(IC 7432)를 연결해 빵판에 전가산기를 구성해서 어떤 출력결과가 나오는지 알아보는 실험이다. 반가산기와의 차이점으로는 입력 가 있다는 것인데, 이 올라온 carry까지 가산을 해서 그 합을 S로 보여준다. 그리고 또다시 carry가 생기면 를 통해 올려준다. 반가산기 실험과 마찬가지로 전구를 통해 출력 결과를 확인할 수 있었다.

참고 자료

없음