순차논리회로설계 결과레포트

소개글

"순차논리회로설계 결과레포트"에 대한 내용입니다.

목차

1. 간단한 상태도의 구현
1) 학습목표
2) 이론내용
3) 실험결과

2. 레지스터의 표현
1) 학습목표
2) 이론내용
3) 실험결과
4) 결론 및 토의

본문내용

[학습목표]
· 순차논리 회로를 설계하기 위해 FSM도(상태도)를 작성하고, Verilog, VHDL로 설계하는 과정을 공부한다.
· 설계된 순차논리 회로를 시뮬레이션으로 설계를 검증하고 실습키트에 동작을 확인한다.

[이론내용]
▣ 순차논리회로와 상태도
▷ 상태도 (FSM : Finite State Machine)
- 조합논리회로만으로 디지털 논리회로를 설계하는 것이 쉽지 않다.
여기서 조합논리회로란, 임의의 시간에서의 출력이 전의 입력에는 관계없이 현재의 입력조합(0 or 1)으로부터 직접 결정되는 논리회로를 말한다.
이에 반해, 순차논리회로는 조합논리회로와 다르게 피드백 부분이 있어 외부로부터의 입력과 현재 상태에 따라 출력이 결정된다.
- FSM은 순차논리회로를 설계하는 하나의 방법이다.

▷ 순차논리회로의 구성요소
⦁ 기억소자 : 플립플롭을 포함하며 순차논리회로의 상태를 기억한다.
⦁ 조합논리회로 : 외부 입력과 상태 정보 등 두 입력 신호와 다음 상태 정보와 외부 출력 신호 등 두 출력 신호가 있음
⦁ 클럭 : FSM의 상태가 변하는 동기 클럭이 필요하다.

참고 자료

없음