[서울시립대] 전자전기컴퓨터설계실험2 / Lab01(예비) / 2021년도(대면) / A+

소개글

2021년도 2학기에 진행한 전자전기컴퓨터설계실험2 Lab-01 Design with TTL Gates 예비레포트입니다. (최종 A+)

비대면으로 simul만 진행한 19~20년도와 달리 2021년도 2학기★대면★으로 진행했습니다. 특히 반도체소자 강의 하시는 김교수님 분반이라면 더 도움이 되실 것이라 생각합니다.

목차

1. Introduction
2. Materials and Methods
3. Prelab
4. Reference

본문내용

1. Introduction
가. 실험의 목적
TTL의 특성을 이해하고 그를 활용하여 OR 게이트 논리 회로, XOR 게이트 논리 회로, 반가산기 회로, 전가산기 회로를 설계 및 실험한다.

나. 실험 이론
(1) CMOS
- CMOS(Complementary Metal Oxide Semiconductor)는 주로 증가형 MOSFET 소자들을 사용하여 만든 디지털 로직 IC이다. 이것은 과 같이 주로 MOSFET를 사용하며, 출력단은 항상 위쪽이 P채널 MOSFET를 사용하고 아래쪽이 N채널 MOSFET를 사용하는 상보형(complementary) 구조를 가진다.
- CMOS는 TTL에 비하여 훨씬 늦게 개발되었으나, 반도체 구조가 간단하고 칩상의 공간 을 적게 차지하여 유리하며, 따라서 소자의 집적도를 높일 수 있기 때문에 VLSI에도 널리 사용된다. 한편, 사용자의 입장에서는 소비전력이 매우 적고 잡음 여유도가 크다는 것이 더 욱 유리하다. 그러나, 이것은 바이폴라 트랜지스터를 기본으로 하는 TTL 소자에 비하면 동 작속도가 느리다는 것이 치명적인 단점이다.

<그림 1> CMOS의 기본구조와 동작 특성
- CMOS 소자는 이름이 기본적으로 40XX(RCA사에서 처음 개발) 또는 45XX(Motorola사 에서 처음 개발)의 형태를 취하며, 일반적으로 +3V～+18V의 전원전압에서 동작한다. 이것 은 그림의 동작 특성표에서 보듯이 출력전압이 L상태일 때 0～0.1V(전형적으로 0.05V)이고 H상태일 때 VDD-0.1V(전형적으로 VDD-0.05V)여서 입력전압 범위와 격차가 크기 때문에 잡 음 여유도가 높다.
- CMOS 소자의 또다른 특징은 게이트 입력단이 절연되어 있기 때문에 정전기에 의하여 파괴되기 쉽다는 것이다. 대부분의 소자에는 이러한 정전기에 대한 보호회로를 내장하고 있 지만 그래도 주의하여 취급하는 것이 좋다.


(2) TTL
- TTL(Transistor-Transistor Logic)은 바이폴라 트랜지스터를 사용하여 만든 디지털 로직 IC이다. 이것은 이름이 모두 74XXX의 형태를 취하고, 대부분 +5V 전원전압에서 동작하며, 속도가 빠른 반면에 소비전력이 크다는 특징을 가진다.

참고 자료

서울시립대학교 전자전기컴퓨터설계실험2 실험 교안
M. Morris Mano, Michael D. Ciletti(2016). Digital Design with an Introducton to the Verilog HDL 5thedition
한국기술교육대학교 전기전자통신공학부 학생용 교육자료 중 9장 동기순차 회로
윤덕용(2000). 공주대학교 우수 논문 기술 노트 자료집.