순차논리회로기초 실험 예비보고서

소개글

"순차논리회로기초 실험 예비보고서"에 대한 내용입니다.

목차

1. 개요

2. 관련이론
1) 플립플롭(Flip-flop)과 래치(latch)
2) D 플립플롭
3) T 플립플롭

3. 실험기기

4. 예비보고서
1) SR 플립플롭과 JK 플립플롭의 기능을 추가로 조사하여 정리하시오.

5. 실험순서
1) 소프트웨어를 이용한 D 플립플롭
2) 소프트웨어를 이용한 T 플립플롭

본문내용

1. 개요
디지털 논리회로 교과에서 학습한 순자 논리 회로의 동작을 아두이노를 이용해 되풀이 해보고. 패기지 소자들을 이용해 하드웨어 수작업으로 구현했던 과거 회로와 비교하여 어떤 부분이 어떻게 프로그램으로 대제 가능한지 학습한다.

2. 관련이론
플립플롭(Flip-flop)과 래치(latch)
전자공학에서 1 비트의 정보를 보관. 유지할 수 있는 회로이며 순차 회로의 기본요소이다. 조합논리회로에 비해 플립플롭은 이전상태를 계속 유지하여 저장한다. 디지털공학에서 입력을 출력에 반영하는 시점을 클럭 신호의 순간 엣지에서 반영하는 플립플롭과, 입력에 따라 항상 반영되는 래치로 구분된다. 필요한 플립플롭의 클럭 신호는 수정 발진기 등을 이용하여 생성한다. 복잡한 회로는 많은 플립플롭이 같은 클럭신호를 사용하므로 전용의 클력 배선이 필요한 경우도 있다. 래치는 입력되는 순간 바로 반영하기 때문에 플립플롭처럼 엣지의 시점을 결정하는 논리회로가 없어도 되므로 래지의 논리회로가 간단하다.

D 플립플롭
D 플립플롭(flip - flop)은 광범위하게 사용한다. D는 데이터(data) 또는 delay로 알려져있다. D 플립플롭은 입력 D의 값을 클럭의 엣지(edge)에서 캡처해서 Q에 반영한다. 엣지가 발생하지 않는 시간에는 Q가 변하지 않고 유지한다.

<중 략>

입력 변수가 J와 K인 플립 플롭으로 SR 플립플롭의 확장된 버전인데 SR 플립플롭에서 정의되지 않아 사용하지 않는 11 입력에 Toggle기능을 추가한 것이다. 플립플롭 중에서 구조적으로 가장 복잡하지만 나머지 플립플롭의 기능을 모두 구현할 수 있으므로 가장 범용적이다. 나머지 00, 01, 10 입력은 SR 플립플롭과 동일하다.(J는 S 역할, K는R역할) 그러나 실제 집적회로에서 거의 사용되지 않는다.
Jk플립플롭에서 j와 k가 각각 1일 때 출력이 보수가 취해진 후에Clock Pulse 가 계속 남아 있게 되면 다시 보수를 취하는 반복적인 출력의 변화를 야기한다.

참고 자료

없음