가산증폭기 레포트

소개글

목적,이론,실험과정,결론까지 매우 상세하게 적어놨습니다.
A+레포트이니 본인 실험 내용만 바꾸시면 됩니다.

목차

1. 실험목적
2. 이론
3. 설계
4. 실험
5. 결론

본문내용

1. 목적
반전 가산 회로를 설계하여 입⦁출력 파형을 관찰하여, 가산 증폭기를 이해한다.

2. 이론
(1) 연산 증폭기
부궤환의 방법에 따라서 덧셈이나 적분 등의 연산 기능을 갖게 할 수 있는 고이득의 직류 증폭기. OP 앰프라고도 한다. 그림은 연산 증폭기의 그림 기호이다. 입력 임피던스는 매우 크고, 출력 임피던스는 작다. 증폭도는 매우 크다. ＋- 두 직류 전원을 필요로 한다.
연산증폭기(operational amplifier)은 연산을 위해서 사용할 수 있는 일종의 차동증폭기이다. 연산증폭기(operational amplifier)란, 바이폴러 트랜지스터나 FET를 사용하여 이상적 증폭기를 실현 시킬 목적으로 만든 아날로그 IC(integrated circuit)로서 원래 아날로그 컴퓨터에서 덧셈, 뺄셈, 곱셈, 나눗셈 등을 수행하는 기본 소자로 높은 이득을 가지는 증폭기를 말한다. 이것은 (+) 및 (-) 2개의 입력 단자를 가지며, 외부 되먹임 회로를 첨가하여 사용한다. 저항, 커패시터, 다이오드 등 연산증폭기의 외부회로에 붙은 몇 가지 소자를 바꿈으로써 여러 가지 선형 또는 비선형 동작을 안정되게 행할 수 있다.
연산증폭기는 증폭율이 매우 크게 트랜지스터 등을 미리 연결하여 놓은 직결식 차동 증폭기로서 거꾸로 되먹임 (negative feedback)을 함으로서 증폭율을 조정할 수 있고 또, 증폭율의 안정도를 높일 수 있는 이점이 있다. 전압 또는 전류 신호의 더하기, 빼기, 곱하기, 나누기 및 미분, 적분 등의 연산 작업에 쓰이기 때문에 연산증폭기라는 이름이 붙었다. 요즈음은 여러 종류의 연산증폭기가 아주 싼 값에 공급되고 있기 때문에 아날로그 시스템 설계에 있어서 연산증폭기가 차지하는 비중이 상당히 커졌다.

(2) 가산 증폭기
아날로그 계산기용 연산 증폭기로서, 그 출력전압 또는 전류는 복수의 입력전압 또는 전류의 가중 합계와 같다.

참고 자료

없음