기본 선형 증폭기, 가산기, 미분기, 적분기 결과 report

소개글

a+ 받은 자료입니다.

목차

1. 실험 제목
2. 결과 분석
3. 오차이유
4. 문제
5. 토의

본문내용

1. 실험 제목
기본 선형 증폭기, 가산기, 미분기, 적분기

2. 결과 분석
1. 그림 13.1의 회로를 구성하고 파형 발생기는 1.5VPP, 400Hz의 정현파를 발생하도록 하라. Oscilloscope를 사용하여 Vi와 VO를 관찰, 도시하고, 전압이득과 위상차를 측정하라. 출력이 입력과 달라질 때까지 입력신호의 진폭을 변화시키면서 출력을 관찰하라. 또 입력신호의 주파수를 변화시키면서 출력을 관찰하라. 이하 모든 실험에서 연산증폭기의 +15V 단자와 접지, -15V 단자와 접지 사이에 각각 0.1μF 세라믹커패시터(회로도에는 그려져 있지 않음)를 접속한다

- 실험 시 Bread Board에 13.1의 회로를 구성하였다. 전원에 선을 이용하여 (+)(-)15V를 접지 시킨 후, 커패시터를 연결하였으나 후에 커패시터를 제거한 후 실험을 계속하였다. 커패시터가 전원을 방지하는 역할이지만, 제거 했을 때 큰 변화를 못느껴서 실험에서는 커패시터를 제거하였다. 그리고 함수발생기를 통하여 1.5VPP, 400Hz의 정현파를 발생하도록 인가한 후 오실로스코프를 통해 Vi와 VO를 관찰, 도시하고, 전압이득과 위상차를 측정하였다.

<중 략>

- 실험 시 Bread Board에 13.7의 회로를 구성하였다. 전원에 선을 이용하여 (+)(-)15V를 접지 시킨 후, 커패시터를 연결하였으나 후에 커패시터를 제거한 후 실험을 계속하였다. 커패시터가 전원을 방지하는 역할이지만, 제거 했을 때 큰 변화를 못 느껴서 실험에서는 커패시터를 제거하였다. 그리고 함수발생기를 통하여 1.0VPP, 400Hz의 정현파를 발생하도록 인가한 후 오실로스코프를 통해 Vi와 VO를 관찰, 도시하였고, VO가 음(-)인 주기와 양(+)인 주기도 측정하였다.

<중 략>

이번 실험의 목적은 연산 증폭기를 이용한 회로를 분석하고 설계할 수 있는 능력을 배양하고 연산 증폭기를 이용하여 비반전 증폭기, 반전 증폭기, 미분기, 적분기 등의 피드백 회로를 구성하고, 연산 증폭기의 특성이 응용 회로에 미치는 영향을 파악하는 실험이었다.

참고 자료

없음