결과보고서(7 가산기)

목차

1. 결과 및 고찰
1) 반가산기
2) 전가산기
3) 반감산기

본문내용

(a) 반가산기

회로 (a)는 반가산기(half adder)를 나타낸 회로이다. 반가산기는 이진법으로 표시된 두 개의 수를 더하는 가산기로, 2개의 2진 숫자를 입력받아, 2개의 2진 숫자(Sum 비트와 캐리 비트)를 출력시킨다. A, B를 입력 후 XOR 게이트 통과해 나오는 출력 S는 A, B를 더해서 나오는 합(Sum)이고, AND 게이트를 통과해 나오는 출력 C는 자리올림(Carry)이다.
이를 논리식으로 표현하면 다음 그림 1에 나와 있는 것과 같다.

실험 결과, B=A=0 일 때는 아무 결과가 없고, B=0,A=1 / B=1,A=0 일 때 S에 1이 출력이 되었으며, B=1,A=1 일 때는 자리올림이 되어 C에 1의 출력값을 얻었다. 실험에서 논리식에 상응하는 결과가 나왔다.

(b) 전가산기
회로 (b)는 전가산기를 나타낸 회로이다. 전가산기(full adder)는 캐리를 포함한 3개의 입력 즉, A, B 두 개의 수와 전단의 자리올림 (carry in)을 받아 Sum과 캐리를 출력시키는 가산기이다.

참고 자료

「Digital Fundamentals_8th Edition」
「디지털공학실험 p153-168