아주대학교 논리회로실험 예비보고서2

소개글

"아주대학교 논리회로실험 예비보고서2"에 대한 내용입니다.

목차

1. 실험 목적
2. 실험에 대한 이론
3. 실험부품
4. 실험절차 및 예상결과
5. 참고 문헌
6. 회로결선도

본문내용

[실험1-Basic Gates]
1. 실험 목적
CMOS 회로의 전기적인 특성(logic levels & DC noise margins, dc 특성, ac 특성)을 실험을 통해 알아본다.

2. 실험에 대한 이론
·logic levels & DC noise margins
논리회로는 전기 신호를 처리하여 입력값을 얻는다. 전형적인 CMOS 논리회로의 경우
5V의 전원으로 동작하게 되는 데 5V의 30%지점(1.5V) 즉, 0~1.5V의 전압은 0의 논리로 동작하고 5V의 70%지점(3.5V) 즉, 3.5~5V의 전압은 1의 논리로 동작하게 된다.

<중 략>

4. 실험절차 및 예상결과
-실험1) Inverter의 입출력 특성 확인
① 위의 그림과 같은 회로를 구성한 후 VCC=5V, VIN=(사인파 Vpp 5V Voffset 2.5)로 설정한다.
②오실로스코프의 출력모드를 X-Y모드로 설정한다.
·예상결과 : 이 실험은 inverter 게이트의 논리레벨과 잡음여유를 측정해보는 실험이다. 전형적으로 5V의 전원으로 동작하였을 때 5V의 30%지점(1.5V) 즉, 0~1.5V의 전압은 0의 논리로 동작하고 5V의 70%지점(3.5V) 즉, 3.5~5V의 전압은 1의 논리로 동작하게 된다.

참고 자료

디지털 디자인, John F. Wakerly, 사이텍미디어
데이터시트, (http://www.datasheet.kr)
네이버 지식백과