서강대학교 디지털논리회로실험_2 Digital logic gate

소개글

"서강대학교 디지털논리회로실험_2 Digital logic gate"에 대한 내용입니다.

목차

1. 실험제목
2. 실험 목표
3. 이론
4. 실험 과정
5. 검토 및 결론
6. 토의 및 결론
7. 참고문헌

본문내용

1. 실험제목 : Digital Logic gate
2. 실험 목표
- TTL logic gates의 동작 방법을 익힌다.
- Logic level과 noise margins, 그리고 fanout에 대해 이해한다.
- Gates를 이용하여 구현된 임의의 논리 함수가 최소화 될 수 있음을 확인한다.
- Wired OR logic의 특성과 활용 방법을 익힌다.
- FPGA를 이용하여 간단한 논리 회로를 구현하고 동작을 확인한다. 이 과정에서 사용되는 설계도구의 사용방법을 단계적으로 익힌다.
3. 이론
1) logic signals and gates
디지털 논리회로에서 bit 표현에 사용되는 논리값 0(low)과 1(high)은 활용되는 체계에 따라 여러 형태의 물리적인 양으로 표현된다. 예를 들어 광학을 이용하는 경우 빛이 켜지거나 꺼지는 형태로 표현될 수 있다.
논리회로에서 주로 사용되는 TTL의 경우 0(low)은 0-0.8V, 1(high)은 2-5.0V의 전압으로 표현된다. 디지털 논리회로에서 기본적인 함수는 AND, OR, NOT로 구성되며 이들을 이용해 임의의 조합형 디지털 논리회로를 구현할 수 있다.
그림 2.1은 이들의 진리표와 symbol들을 보여준다. AND와 OR logic의 출력에 inverter symbol을 추가하여 NAND와NOR gates를 정의하며 그림 2.2에 진리표와 symbol을 표시하였다.

그림 1
2)Transistor-transistor logic: TTL
Logic level과 noise margins
TTL에서 정의하는 입력 및 출력 levels을 구체적으로 살펴보면 다음과 같다.
- VOHmin : High 상태에서 최소출력 전압으로 대부분 TTL 계열에서 2.7V이다.
- VIHmin : 입력단자에서 High 상태로 인식되기 위한 최소입력 전압으로 모든 TTL계열에서 2.0V이다.
- VILmax : 입력단자에서 Low 상태로 인식되기 위해 필요한 최대입력 전압으로 대부분 TTL계열에서 0.8V이다.
- VOLmax : Low 상태에서 최대출력 전압으로 대부분 TTL 계열에서 0.5V이다.

참고 자료

https://nanjsk.blog.me/221537393503
S. Brown and Z. Vranesic, “Fundamentals of Digital Logic with VHDL Design,’ 3rd edition, McGraw-Hill, 2009