서강대학교 디지털논리회로실험 - 실험 7. Finite State Machines 예비 보고서

목차

1. 실험 목적
2. 관련 이론
3. 사용 부품
4. 실험 과정 및 예상 결과
5. 참고문헌

본문내용

1. 실험 목적
1) Finite state machine (FSM) 회로를 설계하고 분석할 수 있는 능력을 갖춘다.
2) Mealy와 Moore state machine을 구분하고 각각의 특성을 이해한다.
3) 비동기 counter의 동작을 분석한다.

2. 관련 이론
1) Finite state machine : Sequential circuit의 다른 이름
2) Moore type과 Mealy type
① Moore type : 출력이 현재의 상태에 의해서만 결정됨
② Melay type : 출력이 현재의 상태와 현재의 입력에 의해서 결정됨
3) 카운터 : 카운팅을 하는 데 사용되는 회로
① 비동기 카운터 : 플립플롭들의 클럭이 하나의 신호로 동기화되지 않은 카운터
T 플립플롭을 이용한 3비트 Up-카운터의 회로 및 타이밍 다이어그램은 아래와 같다. [그림 2]에서 확인할 수 있듯 클럭 신호가 플립플롭을 거쳐 전달되는 데 시간이 필요하므로 동작 속도가 느리다.
② 동기 카운터 : 플립플롭들의 클럭이 하나의 신호로 동기화된 카운터

참고 자료

Stephen Brown & Zvonko Vranesic, Fundamentals of Digital Logic with VHDL Design, 3판, McGraw-Hill, 2009
서강대학교 전자공학과, 디지털 논리회로 실험, 서강대학교, 2017
74LS76 데이터 시트