반도체 공정 관련 내용 정리 리포트

소개글

"반도체 공정 관련 내용 정리 리포트"에 대한 내용입니다.

목차

1. 기초
2. PHOTO LITHOGRAPHY
3. DRY ETCHING
4. CVD
5. CLEANING
6. CMP
7. ION IMPLANTATION
8. DIFFUSION
9. METAL PROCESS
10. 실습 진행 중 알게된 내용정리
11. SPUTTERING
12. PHOTO
13. ETCHING

본문내용

기초
1) 전기전도도(자유전자)의 조절 가능한 물질
2) 10^-5 ~ 10^4의 저항률을 가짐(온도와 반비례 관계 <-> 도체)
Si 사용이유 : 1) 싸고 쉽게 얻을 수 있음 2) SiO2의 유용성 및 생성이 쉬움 3) wafer가 단단하고 etch 성질이 공정상 용이
P-type : B N-type : P, As
유전체(SiO2) : 유전분극 발생(쌍극자 모멘트) => 절연체 : 유전율 매우 낮음 [누설전류 발생]
(유전율 : 외부 전기장에 의해 작아진 유전체 내 전기장 세기)
Capacitor = 극판 면적 & 유전율 비례, 극판 거리 반비례 -> High k 물질 필요
PN junction의 구조 : source, drain의 전압bias 에 상관없이 gate 전압에 의해 결정

Pattern 형성 공정 : PHOTO, ETCH, CMP
박막형성 공정 : CVD/PVD, DIFUSSION
불순물 주입 공정 : ION implantation
표면 세정 공정 : Cleaning
금속 배선 공정 : Metalization

PHOTO LITHOGRAPHY
Transfer pattern from mask to wafer
Wafer 위에 회로의 가패턴을 만드는 과정
Adhesion promotion : 1) pre-clean 2) HMDS: 친수성 -> 소수성 3) wafer cooling
PR coating : static(정지 상태에서 nozzle 분사 후 wafer 고속회전, past) -> dynamic(저속 회전하며 nozzle 분사 후 wafer 고속 회전, now) + Edge Based Removal(side rinse, thinner(solvent)이용 PR 제거) : pr이 carrier와 접촉하여 particle 유발 방지
Soft bake : 잔존 solvent 제거
Align & Exposure : mask와 wafer상의 pattern 일치작업
Post Exposure Bake : 노광 공정 이후 PR은 빛의 간섭에 의해 굴곡 생김 -> 현상하기전에 Photo Active Compound를 확산시켜 PR 사이공간채워 매끄럽게 함

참고 자료

없음