verilog플리플롭

반의반의반

최초 등록일: 2019.06.14
최종 저작일: 2019.05; 2페이지/ 한컴오피스; 가격 1,000원

다운로드

장바구니

상세정보
자료후기 (0)
자료문의 (0)
판매자정보

본문내용

1. 플립플롭의 사용목적
플립플롭은 1비트 또는 1비트의 바이너리 데이터(이진 데이터)를 저장하는 기억소자입니다.
두 개의 안정된 상태를 가지므로 데이터 저장을 위해 메모리 요소에 사용되며, 일반적으로 컴퓨터와 같은 전자 장치에 레지스터를 많이 사용합니다.

동기식 순서 논리회로
클록 펄스(clock pulse)가 감지되어야 입력에 대한 출력을 내보내기 때문에 매우 안정적입니다. 대표적인 동기식 순서논리회로는 플립플롭(filp-flop)이 있습니다.

쉽게 말하면 비트를 저장하게 위해 사용.

2. 플립플롭의 중류와 동작원리
#SR Flip-Flop

입력 S와 R에 0이 입력되면 출력 Q와 Q’ 는 변하지 않는다. 즉 값을 기억하는 것이다. 입력 S = 0, R = 1이 입력되면 Q = 0, Q’ = 1로 변한다. 이를 리셋(Reset)이라한다. 리셋(Reset) 되었다는 소리는 출력 Q의 값이 0으로 되었을 경우를 말한다.

참고 자료

없음

환불정책

해피캠퍼스는 구매자와 판매자 모두가 만족하는 서비스가 되도록 노력하고 있으며, 아래의 4가지 자료환불 조건을 꼭 확인해주시기 바랍니다.

파일오류	중복자료	저작권 없음	설명과 실제 내용 불일치
파일의 다운로드가 제대로 되지 않거나 파일형식에 맞는 프로그램으로 정상 작동하지 않는 경우	다른 자료와 70% 이상 내용이 일치하는 경우 (중복임을 확인할 수 있는 근거 필요함)	인터넷의 다른 사이트, 연구기관, 학교, 서적 등의 자료를 도용한 경우	자료의 설명과 실제 자료의 내용이 일치하지 않는 경우

이런 노하우도 있어요!더보기

찾던 자료가 아닌가요?아래 자료들 중 찾던 자료가 있는지 확인해보세요

[A+] 디지털공학실험 JK 플립 플롭 7페이지

실험순서4 (리플 카운터) 17-4의 회로를 구성한다. ... /verilog-codes/sr-flip-flop) JK 플립플롭: JK ... undefined) (출처 : https://vlsiverify.com/verilog
Verilog HDL을 이용한 플립플롭 구현 7페이지

클리어 입력이 없는 회로에서 각 플리플롭은 0으로 초기화되었다고 가정한다. ... F/F 회로 (모든 플리플롭은 Negative edge-triggered이다 ... 그러나 이 회로에서는 각 플리플롭은 0으로 초기화되었다고 가정하였다.