기본 연산 증폭기 회로 결과
- 최초 등록일
- 2009.03.08
- 최종 저작일
- 2008.01
- 2페이지/ 한컴오피스
- 가격 1,000원
소개글
기본 연산 증폭기 회로 결과레포트 입니다.
목차
실험목적
실험결과
계산값
실험고찰
본문내용
고찰
이번 실험에서는 전압-전류 변환기와 전류-전압 변환기, 그리고 전류 증폭기를 테스트하는 실험이었다. 전압-전류 변환기는 말 그대로 전압을 전류로 변환하는 장치이다. 완전한 전압-전류 변환 회로에서, 출력전류는 입력전압과 저항 R의 값에 따라서만 달라진다. 부하저항의 크기와는 상관없이 입력 값에 대한 출력 값이 나온다. 전류-전압 변환기도 역시 전류를 전압으로 변환해 주는 장치이다. 전류-전압 증폭기도 마찬가지로 출력 전압은 입력전류와 저항 R의 값에 따라 결정된다. 전류 증폭기는 전류이득을 제공하고, 이를 구동시키는 회로에 부하로 작용하지는 않는다. 또한 부하저항의 크기에 상관없이 일정한 전류를 공급한다.
아래의 세 개의 그래프를 보면 각각 입력이 출력으로 어떻게 변환되었는지 확실히 알 수 있다. 약간의 오차는 소자의 값이 정확하지 못하고 측정 장치나 전선 등에 약간의 오차가 있기 때문에 오차가 발생한다.
참고 자료
없음