19장 연산증폭기를 이용한 가감산증폭기 및 미적분기

목차

1. 실험개요
2. 이론요약
3. 실험재료
4. 실험 순서
5. 실험 개요
6. 실험 데이터
7. 결과분석 및 결론

본문내용

◎실험개요
- 연산증폭기의 기본적인 응용회로인 가감산증폭기, 미분기, 적분기 등의 동작원리 및 개념을 이해하고 실제 실험을 통해 이를 확인한다.
-
◎이론요약
- 가감산 증폭기와 미적분기
연산증폭기는 여러 신호들의 가감산이나 미분 및 적분연산에 사용될 수 있으며, 아날로그 컴퓨터에 가장 많이 사용되고 있다.
(1) 가산증폭기
그림 19-1에 3개의 입력신호를 가지는 가산증폭기를 도시하였으며, 이 회로는 동작원리는 다음과 같다.

그림 19-1의 반전단자는 가상접지이므로 저항 를 흐르는 전류를 각각 라 하면 다음과 같이 구해진다.
, ,
그런데 연산증폭기 내부로는 전류가 흐를 수 없으므로 각 저항에 흐르는 전류들의 합은 를 통해 흘러야 하므로 다음 관계가 성립한다.

따라서 출럭전압 은 에 걸리는 전압과 극성이 반대이므로 다음과 같이 결정된다.

만일 이라면 위식은 다음과 같이 된다.

이 식은 출력전압이 3개의 입력전압의 합이라는 의미이므로 그림 19-1의 연산증폭기 회로를 가산증폭기라 부른다. 한편 이 식에서 이라 하고 로 설정하면 각 출력전압이 각 입력전압의 평균값이 된다. 즉,

이며, n개의 입력을 가지는 가산증폭기는 로 설정함으로써 출력전압이 입력전압의 평균값이 되도록 하는 평균증폭기로 만들 수 있다.
(2) 감산 증폭기
두 입력신호의 감산을 위해 감산증폭기를 구성하는 방법에는 2단의 연산증폭기를 사용하는 방법과 단일 연산증폭기를 사용하는 방법이 있다. 먼저 2단 연산증폭기로 구성된 감산증폭기가 그림 19-2에 도시되어 있다.

그림 19-2의 회로를 해석하기 위해 첫 번째단 연산증폭기의 출력 를 구하면 다음과 같다.

두 번쨰단의 연산증폭기는 입력신호가 인 가산증폭기 회로이므로 출력전압 은 다음과 같다.

만일 이면 위식은 다음과 같다.

이 식에서 알 수 있는 것처럼 출력이 2개의 입력의 차로 결정되므로 감산증폭기라 부른다. 다음으로 단일 연산증폭기를 이용하여 구정된 감산증폭기가 그림 19-3에 도시되어 있다. 그림에서 알 수 있듯이 입력전압 가 동시에 연산증폭기의 비반전 및 반전 입력단자에 인가되고 있기 때문에 중첩의 원리를 이용해 출력전압을 구해본다.

참고 자료

없음