Verilog HDL을 이용한 디지털 회로실험 사전보고서

소개글

사전보고서 입니다. 목차별로 깔끔하게 정리해놔서 이름만 변경하셔서 제출해도 괜찮습니다.

A+ 받은 레포트입니다. 중간에 빠진 실험은 건너 뛴 실험이고요. 사전보고서와 자필용으로 구분하여 각 레포트 별로 인쇄하여 자필로도 작성 가능하게끔 해 놓았습니다.
아마 만족하실겁니다.
이론부분에는 각 게이트 별로 정의, 기호, 진리표와 다이어그램 등이 작성되어 있습니다.

목차

사전-실험2. AND, OR, NOT 게이트
사전-실험3. NAND, NOR, XOR 게이트, 게이트의 전기적 특성
사전-실험4. 반가산기, 전가산기, 반감산기, 전감산기
사전-실험5. 멀티플렉서, 디멀티플렉서, 엔코더, 디코더
사전-실험6. 7-세그먼트 디코더
사전-실험7. 래치, 플립플롭, 시프트 레지스터
사전-실험9. 8비트 동기식 카운터
사전-실험10. 8비트 시프트레지스터
사전-실험11-12. Quartus II 및 DE2 사용법, 7-세그먼트
사전-실험13. Verilog HDL을 이용한 시프트 레지스터, 업-다운 카운터, 및 각종 카운터 설계


각 실험별로

1. 학번, 이름
2. 제목
3. 실험기자재 및 소자
4. 이론
5. 예상값
6. 참고문헌

순으로 작성 되어 있습니다.

본문내용

동기식 카운터 vs 비동기식 카운터

순차회로는 동기식 순차회로와 비동기식 순차회로로 구분할 수 있다. 동기식 순차회로는 회로 구성에 사용된 모든 플립플롭들이 하나의 공통 클럭을 동시에 공급받도록 구성된 회로를 말한다. 이에 반해 비동기식 순차회로는 플립플롭들이 서로 다른 클럭을 사용하는 형태로 구성된 회로를 말한다. 동기식 순차회로와 비동기식 순차회로의 예를 들기 위해 아래 그림에 동기식 카운터라고 불리는 회로와 비동기식 카운터라고 불리는 회로를 나타내었다. 우선 동기식과 비동기식 회로의 차이점을 외관상으로 살펴보기 위해 먼저 (a) 동기식 카운터 회로를 보면 사용된 모든 플립플롭들의 클럭단자가 하나의 공통클럭입력 CLK에 연결되어 있음을 볼 수 있다. 따라서 동기식 회로에서는 모든 플립플롭들이 동일한 시간에 자신의 상태를 변화시킨다. 반면 (b)의 비동기식 카운터 회로를 보면 첫번째(맨우측) 플립플롭의 클럭단자는 CLK 입력에 연결되어 있고, 두번째 이후 플립플롭들의 클럭단자는 자신의 오른쪽에 있는 플립플롭의 반전출력단자에 연결되어 있어서 각 플립플롭들의 상태변화가 동시에 일어나지 않고 자신의 오른쪽에 있는 플립플롭의 상태변화가 일어난 후에야 자신의 상태변화가 일어남을 알 수 있다. 이와 같이 비동기식 회로는 플립플롭들이 서로 다른 2개 이상의 신호에 의해 클럭단자가 구동되는 회로를 말한다.
카운터 회로의 기능 및 동작
동기식 카운터의 장점
동기식 카운터는 n개로 구성된 비동기 카운터 보다 전파지연 시간이 짧다. 왜냐하면 비동기식 카운터는 출력이 다른 플립플롭의 입력으로 각각 들어가기 때문에 플립플롭의 개수가 n개라면 n개만큼의 전파지연시간이 존재하기 때문이다. 반대로 동기식 카운터는 한번의 클럭이 모든 플립플롭에 공통으로 인가된다. 그러므로 전파지연시간이 매우 짧고 고속동작에 알맞다고 볼 수 있다. 또한 이것은 비동기식 카운터의 단점인 글리치 현상이 나타나지 않는다.

참고 자료

참고자료는 각 파일별로 문서 안에 작성해놓았습니다.

압축파일 내 파일목록

논리게이트 사진.zip
사전-실험10. 8비트 시프트레지스터.hwp
사전-실험11-12. Quartus II 및 DE2 사용법, 7-세그먼트.hwp
사전-실험13. Verilog HDL을 이용한 시프트 레지스터, 업-다운 카운터, 및 각종 카운터 설계.hwp
사전-실험2. AND, OR, NOT 게이트.hwp
사전-실험3. NAND, NOR, XOR 게이트, 게이트의 전기적 특성.hwp
사전-실험4. 반가산기, 전가산기, 반감산기, 전감산기.hwp
사전-실험5. 멀티플렉서, 디멀티플렉서, 엔코더, 디코더.hwp
사전-실험6. 7-세그먼트 디코더.hwp
사전-실험7. 래치, 플립플롭, 시프트 레지스터.hwp
사전-실험9. 8비트 동기식 카운터.hwp
사전-양식.hwp
자필용사전-실험10. 8비트 시프트레지스터.hwp
자필용사전-실험11-12. Quartus II 및 DE2 사용법, 7-세그먼트.hwp
자필용사전-실험13. Verilog HDL을 이용한 시프트 레지스터, 업-다운 카운터, 및 각종 카운터 설계.hwp
자필용사전-실험2. AND, OR, NOT 게이트.hwp
자필용사전-실험3. NAND, NOR, XOR 게이트, 게이트의 전기적 특성.hwp
자필용사전-실험4. 반가산기, 전가산기, 반감산기, 전감산기.hwp
자필용사전-실험5. 멀티플렉서, 디멀티플렉서, 엔코더, 디코더.hwp
자필용사전-실험6. 7-세그먼트 디코더.hwp
자필용사전-실험7. 래치, 플립플롭, 시프트 레지스터.hwp
자필용사전-실험9. 8비트 동기식 카운터.hwp
논리게이트 사진/127px-IEC_AND_svg.png
논리게이트 사진/128px-And_svg.bmp
논리게이트 사진/128px-And_svg.png
논리게이트 사진/128px-IEC_NOT_svg.png
논리게이트 사진/128px-IEC_OR_svg.png
논리게이트 사진/128px-Not-gate-en_svg.png
논리게이트 사진/128px-Or-gate-en_svg.png
논리게이트 사진/170px-CMOS_4081_diagram_svg.png
논리게이트 사진/240px-CMOS_4071_diagram_svg.png
논리게이트 사진/Thumbs.db

전체 목록 보기