실험3.반가산기,가산기

소개글

실험3.반가산기,가산기

목차

1. 실험관련내용(이론)
1.1. 반가산기
1.1. 전가산기

3. 실험계획 및 주의사항
1. Pspice Simulation
1.1. 반가산기
1.1.1. 회로도
1.1.1. Simulation 결과
1.1. 전가산기
1.1.1. 회로도
1.1.1. Simulation 결과
1. Referance

본문내용

1. 실험관련내용(이론)
1.1. 반가산기
1.1.1. 컴퓨터 내에서 2진 숫자(비트)를 덧셈하기 위해 사용되는 논리 회로의 일종으로 반가산기는 2개의 디지털 입력(비트)을 받고, 2개의 디지털 출력(비트)을 생성한다. 즉, 표와 같이 덧셈해야 할 2개의 비트를 받아서 2개의 출력, 즉 합(sum)과 자리 올림 비트(carry bit)를 생성한다. 반가산기는 이와 같이 자리 올림 비트를 출력할 수는 있지만 앞의 덧셈으로부터 자리 올림 비트를 받을 수는 없다. 3개 입력, 즉 덧셈해야 할 2개의 비트와 앞의 덧셈으로부터 자리 올림 비트를 덧셈하는 것은 전가산기의 기능이다.
※ 회로상으로 덧셈 및 뺄셈 연산에서 가장 기본이 되는 회로이다.
중략..
1.1. 전가산기
1.1.1. 컴퓨터 내에서 2진 숫자(비트)를 덧셈하기 위한 논리 회로의 일종. 전 가산기는 3개의 디지털 입력(비트)을 받고, 2개의 디지털 출력(비트)을 생성한다. 즉, 표에서 보는 바와 같이 덧셈해야 할 2개의 비트와 다른 숫자 위치(digit position)에서 보내온 자리 올림 비트를 받아 2개의 출력, 즉 합(sum)과 새로운 자리 올림수(result carry)를 생성한다. 컴퓨터는 전 가산기를 반 가산기(half adder)라고 부르는 2개의 입력 회로와 조합시켜, 동시에 4개 비트 또는 그 이상의 덧셈을 할 수 있다.
※ 전가산기는 반가산기와 마찬가지로 연산에서의 기본회로이나 반가산기와 다르게 입력값이 두 개가 아닌 세 개다. 이 추가된 하나의 입력으로 하위 비트에서 올라온 캐리까지 포함해서 덧셈을 할 수 있게된 회로이다.
중략..
1. 실험계획 및 주의사항
1.1. 표 3-1의 반가산기 진리표와 그 아래 부울대수식을 기반으로 K-map을 완성하고 간략화 하여라.
※ K-map을 하면 두 묶음으로 나오는데 이것을 한번더 EOR로 바꾸는 것을 해야만 회로를 간다히 할 수 있다.

참고 자료

1.1. 디지털공학실험(김상욱외 7명) 복두출판사
1.2. 디지털공학(장은영외 1명) 신화전산기획