아주대 논리회로 실험 래치와 플립플롭 예비

목차

1. 실험 목적
1) Latch와 Flip flop에 대하여 알아본다
1) Lacch 와 Flip flop의 차이점에 대하여 알아본다.
3) 여러 Flip flop에 대한 회로를 Gate와 Ic를 이용하여 구성하고 결과를 확인한다.

2. 실험 이론
1) Latch
3) Lacch 와 Flip flop의 차이점

3. 실험방법

본문내용

1. 실험 목적
1) Latch와 Flip flop에 대하여 알아본다
1) Lacch 와 Flip flop의 차이점에 대하여 알아본다.
3) 여러 Flip flop에 대한 회로를 Gate와 Ic를 이용하여 구성하고 결과를 확인한다.

2. 실험 이론
1) Latch
입력신호가 인가되는 순간 바로 출력에 반영되고 Clock 신호와 무관하게 출력이 결정되는 비동기식 기억소자이다. Latch는 하나의 데이터 입력, 하나의 클럭 입력 그리고 하나의 출력을 갖는다. 클럭 입력이 활성화되면, 입력되고 있는 데이터가 입수되어 저장되고, 즉시 또는 클럭 입력이 비활성화될 때 출력 측으로 전달된다. 출력은 클럭이 다시 활성화될 때까지 그 값을 유지할 것이다.
- R-S Latch with Enable
C가 HIGH인 동안에 입력이 출력에 반영된다.

2)플립플롭(flip-flop)
플립플롭(flip-flop)은 1비트의 정보를 보관·유지할 수 있는 회로이며 순서논리회로의 기본 구성요소이다. 컴퓨터의 주기억장치나 CPU 캐시, 레지스터를 구성하는 기본 회로중 하나이다. 조합 회로를 단순하게 하여 조합 논리를 실현하는 회로가 아니고, 입력에 대하여 지연된 하나의 출력을 입력에 피드백하는 것으로 정보를 보관·유지하는데 사용하는 특징이 있다.

참고 자료

없음