[디지털공학] 4bit 카운터

등록일 2003.04.30 한글 (hwp) | 4페이지 | 가격 800원

목차

1. 회로도
2. 소스문
3. wave form
4. 결론

본문내용

회로의 동작은 다음과 같다.

1. 위회로는 매 (positive or negative)클럭 에지마다 데이터를 내보낸다.

2. 만약 reset 의 신호가 ‘1-High'이면 데이터는 “0000”이 나오며, reset이 ’0‘일 경우 매 클럭 에지마다 1씩 데이터가 증가한다.

3. 데이터 비트가 총 4비트이므로 0~ 15까지의 count가 가능하며, 15가 넘어갈 경우 0부터 다시 count 한다.
*원하는 자료를 검색 해 보세요.
  • [정보통신] 4bit 비동기식 카운터 2페이지
    library ieee;use ieee.std_logic_1164.all;entity count_16_as isport (clk : in std_logic; count_out : out std_logic_vector(3 downto 0));end count_1..
  • (4비트 카운터) 4페이지
    Report 1. 실습 제목 4bit counter 2. 실습 목표 Verilog HDL을 통해 4bit counter를 설계하고, modelsim 프로그램을 통해 simulation과 FRGA 보드 테스트를 하는 것. 3. 실습 내용 Counter `timescale..
  • 디지털논리회로실험 - 제 11장 시프트레지스터와 시프트 카운터 9페이지
    디지털회로실험 예비 보고서 (제 11장 Shift Register와 Shift Counter) 학과 학번 성명 1조 컴퓨터 공학과 20040244 김선습 안현태 안정민 김성훈 제 11장 Shift Register와 Shift Counter 1. 실험 목적 및 기본 개념..
  • 4비트 카운터 설계 4페이지
    <비동기 카운터 설계(Asynchronous Counter : Behavioral Modeling > ======================================================================= library ieee; use iee..
  • [논리회로] 4비트동기식카운터.hwp 7페이지
    23. 4비트 동기식 카운터 【기본이론】 카운터는 순차회로들 중에서 가장 간단한 회로라고 할 수 있다. 카운터는 대부분 입력펄스가 가해질 때 앞서 설명한 시퀀스처럼 상태가 변화되는 2개 이상의 Flip Flop으로 구성된다. Flip Flop의 동작은 공통 입력펄스(P..
  • vhdl(링카운터, 존슨카운터) 2페이지
    VHDL 실습 < 1 번 > 링카운터 library ieee; use ieee.std_logic_1164.all; entity Ring is port (clk, reset : in std_logic; count : buffer std_logic_vector(3 down..
  • 1. 동기식 clear, load를 갖는 양방향 카운터를 VHDL로 설계 시뮬레이션한 후 파형을 관찰 2페이지
    1. 동기식 clear, load를 갖는 양방향 카운터(0~255)를 VHDL로 설계해서 시뮬레이션한 후 파형을 관찰하시오.(variable과 integer사용) 2. 동기reset을 포함한 12진 카운터를 설계 파형을 관찰하시오
더보기
      최근 구매한 회원 학교정보 보기
      1. 최근 2주간 다운받은 회원수와 학교정보이며
         구매한 본인의 구매정보도 함께 표시됩니다.
      2. 매시 정각마다 업데이트 됩니다. (02:00 ~ 21:00)
      3. 구매자의 학교정보가 없는 경우 기타로 표시됩니다.
      4. 지식포인트 보유 시 지식포인트가 차감되며
         미보유 시 아이디당 1일 3회만 제공됩니다.
      상세하단 배너
      최근 본 자료더보기
      상세우측 배너
      추천도서
      [디지털공학] 4bit 카운터