"vhdl 잔상" 검색결과 1-6 / 6건

• 

  서강대학교 디지털논리회로실험 - 실험 9. Memory Elements : ROM/RAM 결과 보고서

  Clock 신호와 2-to-1 MUX (74LS157), NOT gate 를 이용하여 한 번에 하나의 7-segment만 표시되도록 한 후 clock의 주파수를 높이면 잔상 효과에 ... 참고문헌 1) Stephen Brown & Zvonko Vranesic, Fundamentals of Digital Logic with VHDL Design, 3판, McGraw-Hill

  리포트 | 6페이지 | 1,000원 | 등록일 2020.04.20 | 수정일 2020.04.24

  다운로드 장바구니
• 

  논리회로실험 첫번째 프로젝트 BCD to 7segment 가산기 결과

  이는 전체 7 segment를 한 번에 켜지 않고 7 segment를 순차적으로 하나씩 매우 빠르게 점등 시켜서 LED의 잔상 효과로 인해 우리 눈은 모두 켜져 있는 것처럼 착시효과가 ... 논리회로의 가장 기본적인 and게이트 등으로부터 여러 가지 게이트가 쓰이는 조합회로까지 사용하였고, 또한 현재까지 배운 VHDL의 소스코드 설계 기법인 동작적, 구조적, 스키메틱 방법을

  리포트 | 10페이지 | 1,500원 | 등록일 2021.10.01

  다운로드 장바구니
• 

  [논리회로실험] 실험11. 디지털 클락

  우리는 DIGIT들이 빠르게 넘어가는 가면서 남기는 잔상(?)을 이용해서 시계를 읽는 것이다. ... Introduction 이번 실험에서는 VHDL을 이용하여 간단한 디지털 시계를 설계한다. 알람이나 타이머 같은 기능은 없이 순수하게 시간의 흐름만 확인할 수 있는 시계이다.

  리포트 | 19페이지 | 2,000원 | 등록일 2014.03.22

  다운로드 장바구니
• 

  VHDL STOPWATCH 설계보고서, QUARTUS STOPWATCH 설계보고서

  VHDL 이용한 STOPWATCH 설계 과제 1.설계 목적 -VHDL사용법과 VHDL의 코드구조인 계층구조를 익히고 설계해본다. 2.설계과정 ≪ VHDL 소스코드를 계층 구조로 표현하기 ... 3x8decoder를 이용해서 5개의 출력이 모두 보이도록 했다. 3x8decoder를 사용할때는 주파수가 높은 곳에서 입력부분을 가져온후 출력부분에 not gate를 인결했는데 그 이유는 잔상효과를 ... 위한 블록도 구상도 ≫ VHDL 코드는 1개의 TOP모델과 3개의 SUB모델 1개의 테스트벤치 총 5개의 파일로 구성되어 있습니다. 1 TOPMODEL : stopwatch 2 SUBMODEL

  리포트 | 16페이지 | 5,000원 | 등록일 2014.02.28

  다운로드 장바구니
• 

  VHDL을 이용한 디지털 시계 설계

  하지만 진동수를 높게하여 빠르게 변화시킨다면 우리는 잔상이 남아 켜져 있는 것으로 인식하게 된다. ... introduction이번 실습은 VHDL을 이용한 디지털 시계 설계로 분주회로를 설계하는 방법을 학습한 후, Training Kit를 통해 7-segment와 LCD로 검증하였다.

  리포트 | 20페이지 | 3,000원 (20%↓) 2400원 | 등록일 2014.11.04 | 수정일 2022.11.04

  다운로드 장바구니
• 

  xilinx와 vhdl을 이용한 7-segment 디지털시계구현(소스포함)

  SEGMENT의 이해가.7-SEGMENT의 구조나.7-SEGMENT의 출력 데이터2.7-SEGMENT를 이용한 시계의 구성가.XILINX를 이용한 7-SEGMENT시계의 개념도나.VHDL을 ... 이 7-segment역시 사람의 눈의 잔상 효과를 이용하여 빠른 속도로 각각의 digit 하나씩을 구동하여 전체적으로 숫자가 출력되는 것과 같은 효과가 나타나도록 해야 한다.나. 7

  리포트 | 14페이지 | 2,000원 | 등록일 2007.12.28

  다운로드 장바구니