• 파일시티 이벤트
  • LF몰 이벤트
  • 서울좀비 이벤트
  • 탑툰 이벤트
  • 닥터피엘 이벤트
  • 아이템베이 이벤트
  • 아이템매니아 이벤트
  • 통합검색(20)
  • 리포트(20)
  • 기간
  • 연관순
  • 영역
  • 페이지 수
  • 확장자
  • 할인자료 보기

연관검색어

전전설2 fpga 프로젝트 2단증폭기 브랜치 라인

"schemetic" 검색결과 1-20 / 20건

  • 자료 표지
    한글파일 [서울시립대] A+ 전자전기컴퓨터설계2 2주차(Schemetic)결과레포트(예비레포트포함,시립대)
    schemetic symbol을 한다. 2) 같은 프로젝트안에서 새로운 스키메틱을 만들면 아래와 같이 앞에서 만든회로를 쓸수잇다. 3. ... 위에서 설계한 1-bit Full Adder를 이용하여 4-bits Ripple Carry Full Adder를 설계하시오. 1) 먼저 2번의 full adder를 create schemetic ... Half adder를 Schemetic으로 구현하시오. 1) 아래와 같이 schemetic을 만들 수 있다. 2) 입력변수를 넣어서 시뮬레이션을 돌리고싶다면, 아래와같이할 것 설명
    리포트 | 10페이지 | 1,000원 | 등록일 2021.12.30 | 수정일 2022.01.03
    다운로드 장바구니
  • 자료 표지
    워드파일 시립대 전전설2 [2주차 예비] 레포트
    HALF ADDER GATE 설계 ISE에서의 schemetic에서 XOR 게이트와 schemetic을 이용해서 input 2개 output 1개의 AND와 XOR 게이트를 불러온다 ... FUll ADDER GATE 설계 ISE에서의 schemetic에서 XOR게이트 2개 AND 게이트 2개 OR게이트 한개 와 schemetic을 이용해서 input 2개 output ... 2개 AND 게이트 2개 OR 게이트 한 개 schemetic에서 만들어주고 만들어준 source를 add source를 이용해서 삽입하여준다. 3) XOR 게이트 2개 AND 게이트
    리포트 | 8페이지 | 2,000원 | 등록일 2019.07.29
    다운로드 장바구니
  • 자료 표지
    파일확장자 OrCAD Capture Schematic 아두이노 우노 (Arduino Uno) 회로 도면
    "OrCAD Capture Schematic 아두이노 우노 (Arduino Uno) 회로 도면"에 대한 내용입니다.캡쳐 된 이미지는 17.4버전으로 만들었으며, 버전 상관없이 (16.6, 17.2..) .DSN 파일을 열어서 내용을 확인 하실 수 있습니다.
    리포트 | 1페이지 | 2,500원 | 등록일 2020.11.08 | 수정일 2020.12.07
    다운로드 장바구니
  • 자료 표지
    워드파일 시립대 전전설2 [2주차 결과] 레포트
    PQ208, Speed -4, synthesis Tool XST, Simulator lSim, Preterred Language Verilog를 설정해준다. 2) schemetic으로 ... AND 게이트 구현 AND 게이트 구현 schemetic으로 들어가서 and 2wizard를 통해서 만든다. 만들어진 심볼은 full adder를 이용해서 사용된다. ... 만들어진 ripple carry adder의 각 s,c,a,b등의 포트의 이름을 결정하고 source를 선택하여 Implementation constraints file 탭을 선택한후에
    리포트 | 8페이지 | 2,000원 | 등록일 2019.07.29
    다운로드 장바구니
  • 자료 표지
    워드파일 시립대 전전설2 [1주차 결과] 레포트
    PQ208, Speed -4, synthesis Tool XST, Simulator lSim, Preterred Language Verilog를 설정해준다. 2) schemetic으로 ... 반가산기를 이용해서 합(S)와 올림 수 (C)를 출력하는 회로이다. ... 반 가산기를 이용해서 합(S)와 올림 수 (C)를 출력하는 회로이다.
    리포트 | 10페이지 | 2,000원 | 등록일 2019.07.29
    다운로드 장바구니
  • 자료 표지
    한글파일 Design of Excess-3-to-BCD code converter
    Schemetic diagram 으로 simulator 로 검증한다. schemetic editor로 schemetic diagram을 완성 입력 파형의 Waveform file 을 ... 디지털 공학 Design Project 설계 보고서 Design of Excess-3-to-BCD code converter 설계 이론 1. specification - BCD code ... simulation 결과 (2) dataflow description Dataflow description의 coding Dataflow description의 functional
    리포트 | 12페이지 | 1,000원 | 등록일 2012.06.04
    다운로드 장바구니
  • 자료 표지
    한글파일 Full CPU 설계 프로젝트-Verilog HDL code 포함
    //r0에 0x11을 저장 mov r1, #0xaa //r1에 0xaa을 저장 mov r2, #0 //r2에 0을 저장 mov r3, #1 //r3에 1을 저장 cmp r1, #0 ... 저장 add r0, r1 //레지스터 r0 값과 r1값을 더해 r0에 저장 sub r1, #1 //레지스터 r1 값에 1을 빼서 r1에 저장 cmp r1, #0 //r1과 0을 비교 ... ##Project## Full Function CPU Design 1.
    리포트 | 29페이지 | 5,000원 | 등록일 2016.06.25
    다운로드 장바구니
  • 자료 표지
    한글파일 논리회로실험 반가산기 결과레포트
    게이트를 이용해 회로를 직접 그려본 schemetic, 명령어를 이용하여 손쉽게 작성할수 있는 자료흐름 모델링, 이미 구성 한 source를 불러와 상호연결시켜 하나의 프로그램을 ... tool 을 이용한 네가지 구현방법 - 회로구성, 자료흐름 모델링, 구조적 모델링, 동작적 모델링- 을 통해 반가산기를 만들어본다. 1.2 모델링 방식 ⋅schemetic ... ⋅구조적 - component 문을 이용하여 미리 짜두었던 source를 끌어들여 source안의 시스템을 가져다쓴다.
    리포트 | 5페이지 | 1,000원 | 등록일 2008.01.14
    다운로드 장바구니
  • 자료 표지
    한글파일 서강대학교 디지털논리회로실험 6주차결과
    아래는 Quartus2 schemetic을 사용하여 설계도를 작성한 모습이다. ... 하는데, 자동 클럭을 사용하지 않고 DIP S/W에 clk을 연결하여 직접 신호를 주었다. ... 그러므로 이 범위 안의 clk을 입력 하지 않는다면 이 소자는 정상 작동 하지 않는다. 4. 4비트 shift register, serial-in parallel-out shift
    리포트 | 5페이지 | 2,000원 | 등록일 2014.01.02
    다운로드 장바구니
  • 자료 표지
    한글파일 VHDL를 활용한 EE ATM 설계하기
    실험을 진행하면서 digital kit의 모든 기능들을 배우고 수행해 온 것도 아닐뿐더러 schemetic, VHDL coding또한 익숙하지 않아 어떤 주제를 정해야 할지, 이것이 ... (실험을 진행하는 동안 우리는 주로 schemetic을 사용하여 상대적으로 더 익숙했으나 많이 사용해 봤기 때문에 debuging이 어렵다는 것 또한 느꼈기 때문에 익숙하지 않지만 ... 전압이 인가될 수 있도록 화소의 TFT를 ON 시켜주는 scan 신호를 출력한다.
    리포트 | 20페이지 | 2,000원 | 등록일 2013.08.11
    다운로드 장바구니
  • 자료 표지
    한글파일 결과보고서-Exp 10. Co-emulation & Optimization IDCT.hwp
    그러므로 counter를 해줄 때 실제 schemetic상에서 영향을 미칠 외부 요인이 없다. ... 우선 googl나름대로 이유를 생각해 보았다. ● 우선, start와 rst의 schemetic을 ISE navigator에서 찾아보았다. start는 다음과 같았다. start는 ... 하지만 다음의 rst의 schemetic을 보면, 오른쪽의 그림과 같이, 회로 전체에 걸쳐있는 수많은 모든 D FlipFlop과 연결이 되어있다.
    리포트 | 5페이지 | 2,000원 | 등록일 2010.10.09
    다운로드 장바구니
  • 자료 표지
    한글파일 [논실]예비11, 200820126, 안효중, 정주익, 4조
    등을 적절히 활용해 초시계가 1의 자리 수에서 10의 자리 수로 숫자가 올라가도록 출력단을 구성할 수 있을 것이다. [5] 예상 결과물 ① 실험 1 basicgate 파일을 통해 schemetic을 ... (이해 상충: conflicts of interest, 공적인 지위를 사적 이익에 남용할 가능성) 3. ... 이번 실험에서는 VHDL과 Logic symbol을 이용하여 원하는 프로그램을 작성해서 FPGA 보드를 통해 브레드보드와의 연결로 회로를 구성한다.
    리포트 | 3페이지 | 1,000원 | 등록일 2012.02.29
    다운로드 장바구니
  • 자료 표지
    한글파일 디지털공학 bcd to ex3 code
    Z = D’ 1+1=2 total 5+7+6+2=20 6. verification : simulator schemetic editor 로 schematic diagram을 그렸다. ... 입력파형의 Waveform file을 만들어 functional simulation하여 결과를 확인하였다. 7. verilog HDL moduleex3tobcd(A, B, C, D, ... 입력파형의 Waveform file을 만들어 functional simulation하여 결과를 확인하였다. 7Segment를 사용해서 De2보드에서 확인하기 위한 Verilog Dataflow
    리포트 | 12페이지 | 1,000원 | 등록일 2013.06.15
    다운로드 장바구니
  • 자료 표지
    한글파일 예비1
    DC to DC converter 1) Refer to the datasheet of VASD1-DIP and draw the circuit schemetic and the component ... Buck DC-DC converter(step-down DC-DC converter) and Boost DC-DC converter(step-up DC-DC converter). 2.3 ... schematic of each part too. 2.
    리포트 | 5페이지 | 1,500원 | 등록일 2011.06.01
    다운로드 장바구니
  • 자료 표지
    한글파일 전가산기 전감산기 결과보고서
    schemetic - 회로를 직접 설계하는 방법이다. 논리게이트를 불러와서 라 인을 그려주면 된다.?자료흐름 - tool에 있는 명령어를 이용한 방법이다.? ... 구조적 - component 문을 이용하여 미리 짜두었던 source를 끌어들여source안의 시스템을 가져다쓴다.? ... (A,B:in STD_LOGIC; C,D:out std_logic);END COMPONENT;COMPONENT plus3PORT(A,B : in STD_logic; C : out STD_LOGIC
    리포트 | 5페이지 | 1,000원 | 등록일 2008.06.22
    다운로드 장바구니
  • 자료 표지
    한글파일 FET를 이용한 2단 증폭기 설계
    .probe .end ◎ schemetic ◎파형 5. ... (0 0.01 100k) c1 1 2 0.1u Rg1 2 0 100k J1 4 2 3 J2N5458 Rs1 3 0 200 Cs1 3 0 0.1u Rd1 4 5 5k C2 4 7 0.1u ... off) < Vth < VGS(on) 이 성립한다. 2.2 드레인 소스간 ON저항 ( RDS(on) ) -.Bipolar TR의 Collector-Emitter간 포화전압 VCE(sat
    리포트 | 9페이지 | 5,000원 | 등록일 2010.05.06
    다운로드 장바구니
  • 자료 표지
    한글파일 결과보고서-Exp 1. Combinational Logic Design,Flip-Flop, and Counter.hwp
    (Orcad capture에서 schemetics 를 이용 하였습니다.) output A output B output C output D output E output F output ... 3) Implement synchronous counter & asynchronous counter. 4) Display the counter value on 7 segment LED ... with the synchronous counter.
    리포트 | 11페이지 | 2,000원 | 등록일 2010.10.11
    다운로드 장바구니
  • 자료 표지
    한글파일 [공학기술]5GHz에서의 브랜치라인커플러
    여기사 주파수가 올라갈수록 같은 C에서 신호가 잘 흐르는 가는 다음 수식을 통해 잘 알 수 있다.결국 위 식에서 C값이 고정되어 있고, 주파수가 커지면 분모가 커지기 때문에 X값은 ... 전력을 가지며, 위상차가 90도인 두 개의 신호cos(wt-90)와 cos(wt-180)가 각각 출력포트 4절연 특성에 의해 신호가 출력되지 않는다.원인포트 1~2와 포트 1~3간의 ... 그리고 S41의 결과를 보면, 2-arm보다 3-arm 쪽의 대역폭이 개선되었다는 것을 쉽게 확인할 수 있습니다.
    리포트 | 10페이지 | 1,500원 | 등록일 2007.06.02
    다운로드 장바구니
  • 자료 표지
    한글파일 [pspice]pspice 강의 자료
    드라이버◆마우스◆Floating point Coprocessor2) 동작 시스템◆Windows 95/NT3) PSPICE Evaluation Version 8의 한계◆ 한 개의 schemetic ... 법칙그림과 같이 회로를 구성하여, 저항 R2 에 걸리는 전압 및 저항 R1에 흐르는 전류를 구하기 위하여,◆ 필요한 소자를 Ctrl+G 하여 가져 온다.LibraryPartSource.slbVDCAnalog.slbRPort.slbGND_ANALOG ... 최대 20개의 심벌을 등록할 수 있다.◆ 최대 70개의 부품을 Netlist할 수 있다.1-2 PSPICE Download 받기Internet http://www.microsim.com
    리포트 | 22페이지 | 1,500원 | 등록일 2004.12.11
    다운로드 장바구니
  • 자료 표지
    한글파일 [독성학] DMS의 중금속 해독 효과
    DMSA(Dimercaposuccinic Acid) chelation란 때때로 미국에서 succinimer 또는 chemet라는어 증명되어졌다. ... DMS는 유일하게 다방면에 걸친 새로운 chelant로 나타난다. ... 그런동안 간 cytosol와 Cd혼합물은 영향이 주어지지 않았다.
    리포트 | 7페이지 | 1,000원 | 등록일 2002.12.18
    다운로드 장바구니
  • 레이어 팝업
  • 레이어 팝업
  • 레이어 팝업
  • 레이어 팝업
AI 챗봇
2024년 06월 17일 월요일
AI 챗봇
안녕하세요. 해피캠퍼스 AI 챗봇입니다. 무엇이 궁금하신가요?
2:46 오후
New

24시간 응대가능한
AI 챗봇이 런칭되었습니다. 닫기