전가산기 전감산기 결과보고서

소개글

전가산기 전감산기결과보고서입니다.
vhdl로 표현하였으며 xillinx를 이용하여 구현하였습니다.
구조적 소스 코드및 입출력 파형등에 대해 구성되있습니다.

목차

1. 예비조사 및 실험 내용의 이해
1.1 전가산기
1.2 모델링 방식
1.3 전가산기 source code
1.4 wfe file
1.5 cgb file
1.6 변수대입
1.7 출력파형
2. 전감산기

3. 결과 검토 및 의견

본문내용

1. 예비조사 및 실험 내용의 이해
1.1 전가산기
전가산기는 두 개의 입력값(a,b)을 (a xor b)한 sum과 (a and b)한 carry-자리 올림수의 두가지 출력을 나타내는 시스템이다.
xilinx tool 을 이용한 네가지 구현방법 - 회로구성, 자료흐름 모델링, 구조적
모델링, 동작적 모델링- 을 통해 반가산기를 만들어본다.
1.2 모델링 방식
⋅schemetic - 회로를 직접 설계하는 방법이다. 논리게이트를 불러와서 라 인을 그려주면 된다.
⋅자료흐름 - tool에 있는 명령어를 이용한 방법이다.
⋅구조적 - component 문을 이용하여 미리 짜두었던 source를 끌어들여
source안의 시스템을 가져다쓴다.
⋅동작적 - if문, else문을 사용해 조건을 걸고 나아갈 경로를 지정해준다.

중략..

3. 결과 검토 및 의견
반가산기를 네가지 방식으로 구현해보았다. 게이트를 이용해 회로를 직접 그려본 schemetic, 명령어를 이용하여 손쉽게 작성할수 있는 자료흐름 모델링, 이미 구성한 source를 불러와 상호연결시켜 하나의 프로그램을 만든 구조적 모델링, if 문을 이용해 조건을 주어 올바른 값을 찾아가도록 하는 동작적 모델링 등이 있다. 동작적 모델링을 작성할 때 component사용과 변수명 통일등 애매하고 막히는 부분이 있어서 많은 조작을 통하여 숙달을 하여야 더욱 복잡한 시스템구현에 용이 하겠다. 프로그램안에 내장되어 있는 명령어를 이용해서 짤수있는 자료흐름 모델링이 지금 하고있는 간단한 시스템구현에 가장 빠르고 간단하겠지만 더욱 복잡한 시스템을 작성할 때에는 구조적, 동작적 모델링을 병행하는 기법이 쓰일 듯 하다. 모든 방법에서 파형을 출력할 때에는 시간차를 이용한 변수대입이 필요하다

참고 자료

없음