1. Classes 클래스클래스는 객체지향 프로그래밍(OOP, Object Oriented Programming) 의 핵심으로서 추상적 데이터 타입과 동작을 정의한다. 클래스에는 데이터의 특징을 나타내는 속성 (Attribute, Property) 와 동작을 나타내는..
본 문서에서는 아래의 모듈들은 Verilog 언어로 설계하여 시뮬레이션 검증을 하였다.- 4개의 BCD 숫자의 동일 여부 판단 : RT 수준 Verilog 설계 및 시뮬레이션 검증- 4 비트 레지스터 : RT 수준 Verilog 설계 및 시뮬레이션 검증- 4 비트 4 ..
본 설계는 총 4개의 모듈로 구성된다. 최하위 모듈들은 레지스터 전송수준 (RTL, Register Transfer Level)에서 설계된 모듈되었고, 최상위 모듈은 하위 모듈들의 조합으로 구조수준에서 설계되었다아군 미사일을 회전시키는 유한상태머신아군 미사일 전체 동작..
동기/비동기 카운터 회로의 동작은 Verilog 언어가 제공하는 두가지 방식, Behavior와 Structure 관점에서 전가산기의 논리동작을 모델링한다.Verilog 언어를 이용하여 디지털 논리회로의 구조 설계를 배우려는 분에게 도움이 된다.1. 비동기 카운터 회로..
동작 사양- 6진 카운터 회로는 0~5 범위를 카운팅 하는 카운터를 의미한다.- 6진 카운터는 0~&를 셀 수 있는 3 비트 이진 카운터를 변형하여 0~5범위만 카운팅 하도록 설계한다. 리셋 단자를 이용하여 설계하는 경우가 있지만 리셋은 논리구현에 사용하지 않아야 하기..
- TTL 7495 회로는 4 비트의 데이터를 입력받아 한쪽 방향으로 시프트 시키는 레지스터 이다.- TTL 7495 회로는 아래 기능표와 같이 동작한다.* 입력 S='1' 이면 클럭 CP2의 하강에지에 동기되어 외부에서 제공되는 4비트 데이터를 입력 받아 레지스터에 ..
본 문서에서는 아래의 모듈들은 Verilog 언어로 설계하여 시뮬레이션 검증을 하였다.- mux2i : 2 입력 8 비트 멀티플렉서- tri8b : 8 비트 Tri-State 버퍼- addrc8b : 9 비트 Ripple-Carry 덧셈기- dff : D 타입 플립플롭..
Types of Memory 현대의 computer는 data와 program을 저장하기 위해 다양한 type의 memory (semi-conductor, magnetic disks and tapes, DVDs etc.)를 갖추고 있다. 각각의 type들은 고유의 특성..
짝수/홀수 패리티 생성기 회로의 동작은 Verilog 언어가 제공하는 2가지 방식, Behavior와 Structure 관점에서 전가산기의 논리동작을 모델링한다.Verilog 언어를 이용하여 디지털 논리회로의 구조 설계를 배우려는 분에게 도움이 된다.1. 패리티 회로의..
디지털 시스템 설계 및 실험 KEEE209 전기전자전파 공학부 디지털 시스템 설계 및 실험 결과보고서 2017 디지털 시스템 설계 및 실험 KECE210 전기전자공학부 실험제목 Verilog, Quartus, FPGA 등의 툴 사용방법 오리엔테이션 실험목표 ① Veri..
Computer Architecture Lab Lab 07: Pipeline 1. 실험 목표 Pipelined CPU를 구현하고, pipelining을 통해 CPU의 throughput을 증가시킬 수 있음을 알 수 있다. 2. 내용 Lab 06에서 bus-type da..