설계실습 6. Common Emitter Amplifier 설계 예비

목차

1. 목적

2. 설계실습 계획서
2.1 Emitter 저항을 삽입한 Common Emitter Amplifier 설계
2.2 설계한 Amplifier의 측정 및 특성 분석

본문내용

1. 목적
Rsig =50 Ω, RL =5kΩ, VCC =12 V인 경우, β=100인 NPN BJT를 사용하여
Rin이 kΩ단위이고 amplifier gain(υo/υin)이 100 V/V이며 emitter 저항 사용한
Common Emitter Amplifier를 설계, 구현, 측정, 평가한다.

3. 설계실습 계획서
3.1 Emitter 저항을 삽입한 Common Emitter Amplifier 설계

모든 계산결과는 반올림하여 유효숫자 세 자리까지만 사용한다.
위 회로와 같이 emitter저항을 사용한 Common Emitter Amplifier에서 Rsig= 50 Ω, RL = 5 kΩ, VCC = 12 V인 경우, β=100인 BJT를 사용하여 Rin이 kΩ단위이고 amplifier gain(υo/υin)이 –00 V/V인 증폭기를 설계하려한다.

(A) Early effect를 무시하고 이론부의 overall voltage gain(υo/υsig) Gv에 대한
식으로부터 출발하여 부하저항 RL에 최대전력이 전달되도록 RC를 결정하라.
Early 효과를 무시하면 overall voltage gain G 는
G = Vo / Vsin = - Rin /(Rin + Rsig)g(Rc//RL) 이다.
이때 RL에 최대 전력이 전달되기 위해서는 합성저항이 가장 작아야 하므로 Rc =RL 이 같아야 한다. Rc = 5kΩ

(B) gm을 구하라.

Rin 이 k단위로 Rsin 보다 크기 때문에 Rin /(Rin + Rsig)은 1로 보아도 무방하다
그러면 식 G = Vo / Vsin = - Rin /(Rin + Rsig)g(Rc//RL)에서 G = Vo / Vsin = - g(Rc//RL) 이 되고
gm = -G x 1/(Rc//RL) = 40mA/V 이다.

(C) 적절한 수식을 사용하여 (b)의 gm을 얻기 위한 IC를 구하고 IB, IE를 구하라.

참고 자료

없음