중앙대학교 전자회로설계실습 6 Common Emitter Amplifier 설계 예비보고서 (A+)

소개글

"중앙대학교 전자회로설계실습 6 Common Emitter Amplifier 설계 예비보고서 (A+)"에 대한 내용입니다.

목차

없음

본문내용

3. 설계실습 계획서
3.1 Emitter 저항을 삽입한 Common Emitter Amplifier 설계
* 모든 계산결과는 반올림하여 유효숫자 세 자리까지만 사용한다. 위 회로와 같이 emitter저항을 사용한 Common Emitter Amplifier에서 Rsig = 50 Ω, RL = 5 ㏀, VCC = 12 V인 경우, β=100인 BJT를 사용하여 Rin이 ㏀단위이고 amplifier gain(vo/vin)이 –100 V/V 인 증폭기를 설계하려한다.
(A) Early effect를 무시하고 이론부의 overall voltage gain(vo/vsig) Gv에 대한 식으로부터 출발하여 부하저항 RL에 최대전력이 전달되도록 RC를 결정하라.

<중 략>

(G) 모든 커패시터의 용량을 10 uF으로 하고 지금까지 구한 저항 값을 사용한 CE증폭기에 100 kHz, 20 mVpp 사인파를 입력하였을 때의 출력파형을 PSPICE로 Simulation하여 제출하라. 모든 node의 전압과 branch의 전류가 나타난 회로도와 이때의 출력파형을 PSPICE로 Simulation하여 제출하라. 출력전압의 최댓값(Vmax), 최솟값(|Vmin|)은 얼마인가? Vmax/ |Vmin|를 %로 구하라. 선형증폭기(linear amplifier)라면 100%가 되어야하는데 그렇지 않다면 그 이유를 설명하라.

참고 자료

없음