연산증폭기 결과 및 예비레포트

목차

없음

본문내용

실험목적
•연산 증폭기의 이득은 출력과 입력사이에 있는 외부 부귀환회로에만 의존한다는 것을 실험적으로 검증한다
•연산 증폭기를 비반전 증폭기로 동작시킨다.
•연산 증폭기를 반전 가산기로 동작시킨다.

기초이론
•연산 증폭기(OP Amp):
직류로부터 특정한 주파수 범위 사이에서 되먹임 증폭기를 구성하여 일정한 연산을 하는 직류증폭기이며 직렬 차동 증폭기를 사용하여 구성하며 많은 양의 되먹임을 걸어 연산의 증폭도를 높이게 한다.
•연산 증폭기의 특징
① 이상적인 전압 증폭기이다
② 이득은 보통 1000~100,000정도로 매우 크다
③ 우수한 성능의 아날로그 응용회로를 쉽게 만들 수 있다
④ 2개의 입력 단자와 2개의 전원(양전원,음전원)을 가지고 있다

참고 자료

없음