아주대학교 논리회로실험 실험7 예비보고서

소개글

13년도 2학기 A+받은 자료로 아주대학교 교재를 참고하여 작성하였으며 보고서 형식과 내용은 실험책에 맞추어서 다른 소스 참고없이 직접 최대한 상세하게 작성하였습니다. 주로 논리회로교재의 내용을 참고하여서 시험대비에 용이합니다.
필요시 인터넷에 자료를 검색해보거나 도서관에서 논리회로실험 관련 서적을 빌려 참고하였으며 그림은 스캔하여 첨부하였습니다.

목차

[1]실험목적
[2]실험에 필요한 이론에 대한 상세한 설명
[3]실험부품과 DATASHEET
[4]실험과정 및 예상 결과에 대한 상세한 설명
[5]각 실험의 결과에 대한 피스파이스 자료 첨부
[6]참고문헌 및 출처

본문내용

실험목적
① 실험에 사용하는 7476, 7496 IC의 특성 파악
② 시프트 레지스터의 동작 원리와 특성을 이해

실험이론
시프트 레지스터
시프트 레지스터는 저장된 데이터를 각 클럭 틱마다 한 비트씩 이동시킬 수 있는 n비트 레지스터이다. 첫 번째 사진은 직렬-입력, 직렬-출력(serial-in serial-out) 시프트 레지스터의 구조를 보여 주고 있다. 직렬 입력인 SERIN은 각 클럭 틱마다 한쪽 끝으로 이동해 들어갈 새로운 비트를 지정한다. 이 비트는 n 클럭틱 후에 직렬 출력인 SEROUT으로 가고 한 틱 후에 없어진다. 따라서 n비트 직렬-입력, 직렬-출력 시프트 레지스터는 신호를 n 클럭 틱 동안 지연시키는 데 사용될 수 있다.
두 번째 사진의 직렬-입력, 병렬-출력 시프트 레지스터는 저장된 비트에 대한 모든 출력을 가지고 있어, 다른 회로에서 사용할 수 있다. 이러한 시프트 레지스터는 직렬-병렬 변환을 수행하기 위하여 사용될 수 있다.
역으로 병렬-입력, 직렬-출력 시프트 레지스터를 만드는 것도 가능하다.
세 번째 그림은 이러한 소자의 일반 구조를 보여준다. 각 클럭 틱마다 레지스터는 제어 입력인 LOAD/SHIFT(LOAD/SHIFT_L로 부를 수도 있다)의 값에 따라 새로운 데이터를 입력 1D-ND로부터 받아들이거나 현재의 값을 시프트 한다. 내부적으로 이 소자는 각 플립플롭의 D입력에 2입력 멀티플렉서를 사용하여 두 경우 중 하나를 선택한다. 병렬-입력, 직렬-출력 시프트 레지스터는 병렬-직렬 변환을 수행하는 데 이용 될 수도 있다.

참고 자료

이클래스 수업 자료 PPT
Digital Design, John F. Wakerly, P624-629
http://www.hpcs.cs.tsukuba.ac.jp/lecture/logicsystem/