서강대학교 디지털회로설계 HW2 FPGA GateArray_SoG

소개글

디지털회로설계 과목의 FPGA, Gate Array, Sea-of-Gates(SoG)에 대한 조사입니다.
공부에 많은 도움 되길 바랍니다.

목차

1. FPGA
1) FPGA의 응용과설계
2) FPGA의 종류

2. Gate Array

3. SoG

본문내용

1.FPGA
FPGA (Field Programmable Gate Array) 는 PLD(Programmable Logic Device) 와 프로그래머블 내부선이 포함된 반도체 소자이다. 1984년, Xilinx의 공동 창업자인 Ross Freeman 이 FPGA를 발명하였다. 기존의 CPLD(Complex Programmable Logic Device)보다 더 복잡한 기능을 수행할 수 있다는 것이 특징이다. CPLD와 FPGA는 근본적으로 로직을 구성하는 방법에서 차이를 보인다. CPLD는 기본구조를 PAL(Programmable Array Logic)에서 가져왔고, FPGA는 ASIC 의 Gate Array에서 가져왔다. 다음은 CPLD와 FPGA 의 비교표이다.

<중 략>

이 구조는 3개의 층으로 구성되는데 가장 아래층은 heavily-doped된 n+ 반도체층, 유전체로 이루어지는 중간 절연층과 최상층의 polysilicon 전도층으로 이루어진다. 이 구조에 비교적 높은 18 V의 전압을 anti-fuse 터미널에 인가하고 5 mA 정도 되는 전류를 흐르게 하면, 중간층의 유전체가 열에 의하여 녹게 되고 Poly-Si 층과 n+ 층 사이에전기적 연결이 이루어지게 된다.퓨즈가 파괴된 후 연결되는 두 개의 전도층은 각각 전도성이 좋은 금속층과 연결되어 약300-500 ohm의 낮은 저항 값을 가지게 된다.

<중 략>

게이트 어레이는 반도체 회사가 널리 사용되는 규모의 게이트를 집적한 웨이퍼에 확산 공정을 한 후 보관하고 각 설계자는 금속 배선 공정에 필요한 마스크 (2~7장)만 설계하여 공정하면 되므로 설계, 공정, 조립 등 모든 점에서 비용과 시간을 단축할 수 있으므로 ASIC 제작에 가장 많이 사용되는 방법이다. 그러나 낭비되는 칩 면적이 많다는 단점이 있다. 예를 들어 반도체 회사가 준비한 구조가 2000개의 NAND 게이트를 집적 가능하나 설계 회로에 1500개의 NAND 게이트 밖에 없다면 500개의 게이트에 해당하는 면적은 사용하지 않고 남는 것이 된다.

참고 자료

김혁; 박경윤; 정명진 공저, Real Xilinx FPGA World 8.1 , 엔트미디어, 2006.
David J. Comer, 디지털논리설계, 희중당, 1998.
Thomas L. Floyd. Digital fundamentals with PLD programming, Upper Saddle [4]River: Pearson, Prentice Hall, 2006.
박주성 저, FPGA를 이용한 ASIC 설계 실습, 홍릉과학, 1998