3. 연구개발 내용 및 범위 먼저, 로봇의 기구부는 알류미늄, 아크릴, 포맥스 등의 작품을 완성하였을 시 내구성이 보장될 수 있도록 강도가 보장되지만 동시에 제작에 용이한 재질을 선택하여 로봇팔의 기구부를 설계한다. 몇가지 재질을 접해본 결과 ‘포맥스’라고 불리는 재..
Library ieee; Use ieee.std_logic_1164.all; Use ieee.std_logic_arith.all; Use ieee.std_logic_unsigned.all; Entity term_project is port(clk : in std_log..
DFF with Asynchronous RESET VHDL contents DFF source - d, rst , clk 은 1bit 입력 - q 는 1bit 출력 DFF 은 rst ... Clock 이 event 가 발생 , 값 ‘1’ = postive edge = 출력값은 입력값이 출력 DFF_tb (test bench) Source 앞에서 만든 DFF 소스를 끌어들인다
d gital clock 2v Index Clk_div Dclk_2v Bcd_seg dclk waveform clok div Generic 을 이용하여 n 을 99 로 정의한다 입력 : clkin 출력 : clkout Clkin 에 의해서 clkout 값이 영향 받음 ..
VHDL - 디지털 시계- Term PROJECT 5조 200##### ### ※ 목차 ※ 1. 작품 선정동기 및 개발 목적/목표 2. 개발내용 - 소스코드 - 시뮬레이션 1. ... 이미 한 번 쯤은 경험해 보았지만 처음으로 배운 VHDL에서 간단한 칩으로만 만들었던 회로를 VHDL 방식으로 변환시켜 그것을 응용함으로써 더욱 완벽히 VHDL에 대한 것을 알아 가기 ... 사용되는 시계의 원리를 알 수 있게 되고 결과물이 실 생활에서 사용 가능하기 위한 용이성을 생각해보고 프로젝트를 성공 했을때 성취감을 얻는데 목표을 두고 있습니다. 2.개발내용(소스코드
VHDL과 결과 비교 1. and gate and gate VHDL 구문 and gate 결과 2. nand gate nand gate VHDL 구문 nand gate 결과 3. nor ... gate nor gate VHDL 구문 nor gate 결과 4. not gate not gate VHDL 구문 not gate 결과 5. or gate or gate VHDL 구문 ... or gate 결과 6. xor gate xor gate VHDL 구문 xor gate 결과 7. xnor gate xnor gate VHDL 구문 xnor gate 결과 실험결과
Digital Design Project -Design of Linetracer- ◎Design specification 1) Decide four direction with three direction sensor. 2) If forward sensor sensed,..
(frequency divide) < DUTY cycle < 50%> LIBRARY ieee; USE ieee.std_logic_1164.ALL; USE ieee.std_logic_arith.ALL; ENTITY frqdiv IS PORT (clk, clr : IN S..
Digital design Project -Design of ALU- ◎Theory - ALU(Arithmetic and Logical Unit) - 중앙처리장치 가운데 연산을 수행하는 부분을 ALU라고 한다. ALU(Arithmetic and Logical Unit)..