연산 증폭기(결과 레포트)

소개글

연산증폭기에 대한 결과레포트입니다.
결과레포트는 표지 포함10장으로 되어있습니다.

목차

3. 실 험 과 정

4. 실 험 결 과 사항
(1) 반전증폭기
(2) 반전증폭기회로의 이득과 위상변화
(3) 비반전증폭기
(4) 비반전증폭기의 이득과 위상변화
(5)덧셈기

5. 예비보고 사항 문제
(1)연산증폭기의 특성을 보여주는 다음 용어들에 대해 설명하라.
i)입력옵셋전압(input offset voltage)
ii)입력옵셋전류(input offset current)
iii)입력바이어스전류(input bias current)
iv)상승시간(rise time)
(2) 그림2(a)의 회로를 이용한 실험으로 나타날 결과를 표1의 여러경우에 대하여 이득과 위상차를 계산하라.
(3) 그림2(b)의 회로를 이용한 실험으로 나타날 결과를 표2의 여러경우에 대하여 이득과 위상차를 계산하라.

6. 검토 및 논의

본문내용

입력단자에도 달아주어 균형을 맞춰 줌으로써 차동모드 입력을 없애주어야 한다.
이것은 출력전압을 0으로 만들기 위해 입력단자 중의 하나에 가해지는 전압이 된다. 이상적인 OP-Amp인 경우 출력전압 오프셋은 0이 된다.

ii)입력옵셋전류(input offset current)
이것은 출력전압이 0인 경우에 두 입력단자의 바이어스전류의 차가 된다. 입력의 언바란스된 전압을 보정하기 위해서 오프셋을 조정할시 반고정 저항과 고정저항을 통해서 전압을 걸어주게 되는데 그것의 저항치를 설계할수 있게끔 전류를 표시한 것이다.

iii)입력바이어스전류(input bias current)
이것은 두 입력단자에 흘러 들어가는 전류의 평균치이다. 이상적인 경우에 두 입력단자의 바이어스전류는 같게 된다.그리고 input bias current는 OPAMP가 필요로 하는 최소의 입력전류이다. 예를 들어 TR OPAMP의 경우 입력바이어스전류가 1uA정도라고 할때 입력에 100k옴정도를 GND로 연결해 주면 출력도 0이되지만 10M옴정도를 달아주면 출력은 한쪽으로 치우치게 되는 것이다. 이런경우는 입력바이어스 전류가 훨씬 낮은 FET 입력형 OPAMP를 사용하면 10M옴을 달아줘도 출력은 0으로 잡을수 있는 것이다. 즉 op amp 를 어떤 동작을 시키키위해 입력에 일정량의 전압을 걸었을때 흐르는 전류를 입력 바이어스 전류라고 하는데 이것의 수치적 특징은 입력단이 어떤 소자로 되어 있느냐에 따라 달라진다 .

iv)상승시간(rise time)
펄스 진폭이 10%에서 90%치에 이르기까지의 경과 시간을 상승시간 또는 rise time이라고 한다.

(2) 그림2(a)의 회로를 이용한 실험으로 나타날 결과를 표1의 여러경우에 대하여 이득과 위상차를 계산하라.

참고 자료

없음