[결과레포트] 선형 연산 증폭기 회로

목차

1. 요약문

2. 실험내용
1) 반전 증폭기
2) 비반전 증폭기
3) 단위이득 플로어(unity-gain follower)
4) 가산 증폭기(summing amplifier)

3. 실험결과
1) 반전 증폭기
2) 비반전 증폭기
3) 단위이득 플로어(unity-gain follower)
4) 가산 증폭기(summing amplifier)

4. 문제점 및 애로사항

5. 결론

본문내용

요약문
OP Amp를 이용한 증폭기를 구성하였다. 처음에는 반전 증폭기 회로를 만들었다. 주파수를 10kHz로 설정하고 20kΩ과 100kΩ를 사용하여 전압이득을 계산한 결과 계산값은 -5가 나왔고 실험값은 -4.6으로 오차가 약 -0.4정도 차이가 있음을 확인할 수 있었다. 20kΩ를 100kΩ으로 바꾸어 측정했을 때 계산값은 -1이었지만 실험값 계산 결과 -1.11이 나와 오차가 거의 일어나지 않음을 확인할 수 있었다. 다음은 비반전 증폭기 회로를 구성하였다. 위의 회로와 똑같이 10kHz로 설정을 하고 저항을 20kΩ과 100kΩ를 사용하여 전압이득을 계산한 결과 계산값은 6이 나오고 실험값은 5.6이 나와 거의 비슷함을 알 수 있었다. 위의 실험과 똑같이 20kΩ를 100kΩ으로 바꾸어 실험을 다시 진행했을 때 전압이득의 계산값은 2, 실험값은 2.07이 계산되어 오차가 거의 나지 않음을 확인할 수 있었다. 3번째로 단위이득 플로어는 저항을 사용하지 않고 반전 단자에서 출력으로만 바로 이어지는 것으로 전압이득은 1이고 실험 결과 그래프가 겹치면서 전압이득은 1.071이 계산되어 거의 1임을 알 수 있었다. 마지막으로 가산 증폭기로 똑같이 주파수는 10kHz로 사용된 저항은 20kΩ과 100kΩ, 100kΩ이다. 그렇게 출력전압을 계산한 결과 –(5+1)=-6V가 계산되었고 실제 실험에서도 -6.64V가 나와 약간의 오차가 발생함을 알 수 있었다. 20kΩ를 다시 100kΩ으로 바꾸어 다시 실험을 진행하였고 계산값은 –(1+1)=-2V였고 실제 실험결과 -2.2V가 나오는 것을 확인하였다.

실험내용
1. 반전 증폭기
a. 그림 29-.5의 증폭기 회로에 대한 전압이득을 계산하라.
 전압이득은 –(100k/20k)=-5이다.
b. 입력에 Vi에 실효전압 1V(f=10kHz)를 인가하라. 출력전압을 측정한 다음 기록하라.
측정값을 이용하여 전압이득을 계산하라.
순서 1(a)에서 계산한 이득과 1(b)에서의 측정값을 비교하라.

참고 자료

없음