전자공학실험 13장 공통 게이트 증폭기 A+ 예비보고서

소개글

"전자공학실험 13장 공통 게이트 증폭기 A+ 예비보고서"에 대한 내용입니다.

목차

1 실험 개요
2 실험 기자재 및 부품
3 배경 이론
4 실험 회로
5 실험 절차 및 예비 값
6 예비 보고 사항

본문내용

1 실험 개요
-[실험 11]과 [실험 12]에서는 MOSFET을 이용한 기본적인 세 가지 증폭기 중에서 공통 소오스 증폭기와 소오스 팔로워를 실험하였다. 이번에는 나머지 기본 증폭기 구조인 공통 게이트 증폭기에 대한 실험을 진행한다. 공통 게이트 증폭기는 입력 임피던스가 작아 전류를 잘 받아들이는 특성이 있다. 이 실험에서는 공통 게이트 증폭기의 동작 원리를 살펴보고, 증폭기의 전압 이득 및 특성을 실험을 통하여 확인하고자 한다.

2 실험 기자재 및 부품-
DC파워 서플라이, 디지털 멀티미터, 오실로스코프, 함수 발생기, 2N7000(NMOS) 1개, 저항, 커패시터

3 배경 이론
공통 게이트 증폭기는 [그림 13-11과 같이 입력은 소오스 단자에 인가하고, 출력은 드레인 단 자에서 감지하고, 게이트 단자는 공통인 구조를 취하고 있다.

[그림 13-2(a)]와 같은 공통 게이트 증폭기의 전압 이득은 [그림 13-2(b)]와 같은 소 신호 등가회로를 이용해서 구할 수 있다.

공통 게이트 증폭기의 전압 이득은 식 (13.1)의 형태로 표현할 수 있으며, 크기는 소 오스 축퇴 저항이 있는 공통 소오스 증폭기와 같고, 위상만 반대임을 알 수 있다.
(13.1)
공통 게이트 증폭기의 입력 임피던스는 [그림 13-3)과 같이 소신호 등가회로를 이용해서 구할 수 있다.

채널길이 변조 효과를 무시하면, 공통 게이트 증폭기의 입력 임피던스는 식 (13.2)와 같이 구할 수 있으며, 공통 소오스 증폭기에 비해서 매우 작음을 알 수 있다.

참고 자료

없음