실험 11_공통 소오스 증폭기 결과보고서
- 최초 등록일
- 2023.01.31
- 최종 저작일
- 2022.11
- 11페이지/ 한컴오피스
- 가격 1,500원
소개글
"실험 11_공통 소오스 증폭기 결과보고서"에 대한 내용입니다.
목차
1. 실험 개요
2. 실험 절차 및 결과 보고
3. 고찰 사항
4. 검토 및 느낀점
본문내용
1 실험 개요
이 실험에서는 MOSFET을 이용한 공통 소오스 증폭기의 동작 원리를 공부하고, 실험을 통하여 특성을 측정하고자 한다. 공통 소오스 증폭기는 게이트가 입력 단자, 드레인이 출력 단자, 소오스가 공통 단자인 증폭기로서 높은 전압 이득을 얻을 수 있는 장점이 있어 널리 사용되고 있다. 이 실험에 서는 공통 소오스 증폭기의 입력-출력 특성 곡선을 구하고, 소신호 등가회로의 개념을 적용하여 전압 이득을 구해본 다음, 실험을 통하여 동작을 확인하고자 한다.
2 실험 절차 및 결과 보고
1. 실험회로 1([그림 11-4]) 에서 값을 12V, 값을 0V, 값을 4V로 두고, 저항값이 2k인 경우 의 DC 값이 6V가 되도록 하는 값을 결정하시오. 이 경우 MOSFET의 각 단자들의 전압() 및 전류()를 구하여, [표 11-1]에 기록하시오. 각 단자들의 전압을 바탕으로 MOSFET이 포화 영역에서 동작하는지 확인하시오.
<중 략>
3 고찰 사항
(1) 실험회로 2([그림 11-5])에서 입력 쪽과 출력 쪽의 커패시터의 역할은 무엇인가?
: couping capacitor로 AC회로에서 Source구획과 Amplifier, Load 구획사이에서 오직 AC만을 통과 시켜주는 작용을 한다. 즉, DC를 막는 역할로 활용한다.
(2) 예비 보고사항에서 Pspice를 이용하여 구한 전압 이득과 실험을 통해서 측정한 전압 이득 사이의 차이가 발생하는 원인을 설명하시오.
: Pspice에서 정한 값과 다른 값으로 측정 하여 생긴 오차들과 실제 회로에서 소자들의 저항이나 각 장비들의 내부저항들을 고려하지 않아 오차가 발생하였다.
참고 자료
단계별로 배우는 전자회로 실험(이강윤 저자)