11. 카운터 설계 예비보고서 - [아날로그및디지털회로설계실습 A+ 인증]

소개글

문항들에 대한 답안 이유도 함께 설명하였습니다.
단순 제출을 위한 자료 뿐만 아니라 실험에 대해 이론적으로 이해하는데 많은 도움이 되시라고 노력하였습니다!
제 보고서 참고 하시고 좋은 성적 받기를 바랍니다.
(+ 보고서 첫 페이지에 ⚡️A+ 인증 사진⚡️ 첨부하였습니다.)

궁금하시거나 부족한 내용 있으면 언제든지 자료문의로 알려주세요.
바로 답글로 부족한 내용 보충하여 알려드리겠습니다.

도움이 되셨으면 ⚡️A+자료후기와 팔로우⚡️ 부탁드립니다!!

목차

1. 실습을 위한 이론적 배경
2. 실습 목적
3. 실습 준비
4. 실습 계획서
5. 실습 활용 방안

본문내용

1. 실습을 위한 이론적 배경:
실험에서 사용하는 74HC73 칩은 dual JK Flip Flop 으로 이루어져 있으며 CLK 단자 앞의 inverter 때문에 clock 의 falling edge 일 때 값이 변화하도록 설계되었다.
또한 74HC73 칩은 CLR(clear) 입력핀을 보유하고 있으며 CLR = Low 이면 다른 입력 핀의 상태에 관계 없이 Q = Low, Q ̅ = High 가 출력된다. 반대로 CLR = High 이면 기존의 JK Flip Flop 방식으로 동작한다.
다수의 74HC73 칩으로 카운터 설계 시 J = High, K = High 인 상태를 가장 많이 사용하며 이 때 CLK의 모든 falling edge 에서 Q 와 Q ̅ 의 값이 toggle 되는 현상을 이용한다. 만약 74HC73 칩으로 동기 카운터 설계 시 J = Low, K = Low 인 상태도 사용하며 이 경우 CLK 에 관계 없이 이전 Q 와 Q ̅ 의 상태를 계속 유지한다. 74HC73 의 진리표는 다음과 같다.
카운터는 앞의 Flip Flop 의 출력이 다음의 Flip Flop 의 clock 입력으로 들어가는 비동기 카운터와 입력 clock 신호가 모든 Flip Flop 의 clock 입력 신호로 들어가는 동기 카운터로 구분된다. 동기 카운터의 경우 두 번째 Flip Flop 이후의 J 입력과 K 입력은 앞의 Flip Flop 출력에 의해 결정된다. 두 카운터 모두 Flip Flop 을 하나 지날 때 마다 그 출력은 입력 clock 의 주파수보다 절반씩 감소하게 되며 분주회로라고도 할 수 있다.
먼저 4진 비동기 카운터에 대해 확인해보자.
4진 비동기 카운터는 2개의 JK Flip Flop 을 이용하며 첫 번째 Flip Flop 의 출력이 두 번째 Flip Flop 의 클럭 입력으로 들어간다.

참고 자료

없음