7. 논리함수와 게이트 예비보고서 - [아날로그및디지털회로설계실습 A+ 인증]

소개글

문항들에 대한 답안 이유도 함께 설명하였습니다.
단순 제출을 위한 자료 뿐만 아니라 실험에 대해 이론적으로 이해하는데 많은 도움이 되시라고 노력하였습니다!
제 보고서 참고 하시고 좋은 성적 받기를 바랍니다.
(+ 보고서 첫 페이지에 ⚡️A+ 인증 사진⚡️ 첨부하였습니다.)

궁금하시거나 부족한 내용 있으면 언제든지 자료후기로 알려주세요.
바로 답글로 부족한 내용 보충하여 알려드리겠습니다.

도움이 되셨으면 ⚡️자료후기와 팔로우⚡️ 부탁드립니다!!

목차

1. 실습을 위한 이론적 배경
2. 실습 목적
3. 실습 준비
4. 실습 계획서
5. 실습 활용 방안

본문내용

(B) AND 게이트와 OR 게이트 각각의 입출력 시간 딜레이를 측정할 수 있는 방법에 대해 조사하고, 딜레이를 가장 정확하게 측정할 수 있는 방법의 실험 방법을 설계한다.

전파 지연 시간은 논리회로가 입력신호를 받고서 출력 결과를 나타낼 때까지 걸리는 시간을 의미한다. 이 전파 지연 시간이 게이트의 입출력 시간 딜레이가 된다.
전파 지연 시간에는 아래와 같이 두 가지가 있다.

- tPLH(propagation delay time from low to high) : 입력신호에 반응하여 출력이 논리 0에서 논리 1로 변화하는 데 걸리는 시간
- tPHL(propagation delay time from high to low) : 입력신호에 반응하여 출력이 논리 1에서 논리 0으로 변화하는 데 걸리는 시간
- tP = (tPHL + tPLH) / 2 : 통상 tPHL, tPLH 가 같지 않아 그 평균을 취해 딜레이를 나타낸다.

아래 그림은 인버터 (NOT 게이트) 의 전파 지연 시간을 나타낸다.


전파 지연 시간 tPLH 와 tPHL은 그림과 같이 입력신호가 50%의 레벨을 가지는 시점부터 출력이 50%가 될 때까지의 시간을 측정한다.
여러 개의 게이트를 통과할수록 전체 지연시간은 점점 더 길어지므로 논리회로 설계 시에는 이 점을 고려해야 한다. 예를 들어서 동일한 펄스라고 해도 여러 개의 논리게이트를 거친 펄스는 전파 지연 시간에 의해 원래의 펄스보다 오른쪽으로 시프트(shift) 되어 있을 것이므로 동일한 형태의 펄스라고 해도 실제로는 시간 축에서 서로 다른 펄스로 인식되어야 하는 경우가 생긴다.
따라서 논리회로 설계 시에는 전파 지연 시간을 정확하게 확인할 필요가 있다.

AND 게이트와 OR 게이트의 전파 지연 시간을 정확하게 측정하기 위해서 먼저 AND 게이트 다수를 직렬로 연결한 후 Function generator 로 펄스파를 가해주어 오실로스코프를 통해 출력을 확인하고 전체 tP 를 구한 후에 소자의 개수로 나눠주면 게이트 소자 하나의 tP 를 알 수 있다.

참고 자료

없음