설계실습 6. Common Emitter Amplifier 설계

목차

1. 목적

2. 설계실습 계획서
1) Emitter 저항을 삽입한 Common Emitter Amplifier 설계

3. 설계실습 내용 및 분석
1) Common Emitter Amplifier(1차 설계)의 구현 및 측정
2) Common Emitter Amplifier(2차 설계)의 구현 및 측정

4. 결론

본문내용

1. 목적
Rsig =50 Ω, RL =5kΩ, VCC =12 V인 경우, β=100인 NPN BJT를 사용하여 Rin이 kΩ단위이고 amplifier gain(υo/υin)이 100 V/V이며 emitter 저항 사용한 설계실습 계획서Common Emitter Amplifier를 설계, 구현, 측정, 평가한다.

<중 략>

4.1 Common Emitter Amplifier(1차 설계)의 구현 및 측정
(A) Function generator를 제외한 1차 설계 회로를 가능한 한 그림 1과 거의 같은 배치로breadboard에 구현한다. 커패시터는 10 uF을 사용하며 극성에 주의 한다. 사용한 소자들의 실제 값을 측정, 기록한다. CC1의 입력단자를 접지한 상태에서 12 V를 VCC에 인가하고 base, collector, emitter의 직류 전압을 측정, 기록한다. 또 측정된 전압을 이용하여 collector, emitter의 전류를 계산, 기록한다. 전압, 전류의 오차가 10%이하인 경우 그 결과를 아래 표에 정리하여 제출한다.

참고 자료

없음