비교기 실험레포트

소개글

목적,이론,실험과정,결론까지 매우 상세하게 적어놨습니다.
A+레포트이니 본인 실험 내용만 바꾸시면 됩니다.

목차

1. 목적

2. 이론
1) 연산 증폭기의 기본
2) 비교회로의 설계
3) 비교기의 실제회로
4) Vref Samples

3. 설계

4. 실험

5. 결론

본문내용

1. 목적
OP-AMP로 반전, 비반전 비교기 회로를 구성하고, 입력에 따른 출력 파형을 확인한다.

2. 이론

가. 연산 증폭기의 기본

연산 증폭기는 OP AMP(Operational Amplifier)라고도 하며 아날로그 신호를 증폭하기 위한 기본적인 IC입니다. 이 연산 증폭기와 디지털 IC（A/D 변환기 등）를 능숙하게 조합시켜서 사용하면 다양한 응용이 가능해진다. 여기서는 연산 증폭기의 기본적인 사용법과 회로 설계 법에 관하여 설명하기로 한다. 연산 증폭기의 기본을 그림으로 나타낸다면 아래그림과 같이 되고 두 개의 차동 입력 핀과 하나의 출력 핀이 있으며 ，전원 공급용 핀이 두 개 있다. 기본적인 동작은 두 입력 단자 간 전압의 차이를 증폭하여 출력하는 것이다.

차동입력의 ＋입력측 전압이 높으면 출력도 ＋로 되고 －입력측 전압이 높으면출력은 -로 된다. 그런데 이렇게 하면 증폭도가 무한대에 가까운 크기가 되기 때문에 차동입력 전압이 있으면 출력은 ＋ 또는 －의 최대치로 되어 실용적으로 사용할 수 있는 증폭기로 작동하지 않는다. 그러나 여기에 부궤환을 걸어주면 실용적인 증폭기로 동작하게 된다.

나. 비교회로의 설계

직류에서부터 저주파 신호의 크기를 비교하여 그에 따른 신호를 디지털 회로에 전달하기 위한 회로를 비교기 또는 콤퍼레이터 (Comparator)라 한다. 연산 증폭기를 최대 증폭도로 사용하여 차동입력의 차이를 증폭하는 것에 불과 하지만 증폭도를 적당한 감도로 하는 기술이 필요한데 정궤환 (Positive Feedback)을 이용하여 해결할 수 있다.

참고 자료

없음