3주차-실험13 결과 - CMOS-TTL interface

목차

1. 실험제목

2. 실험
(1) <그림 13.4>의 회로를 구성하고, VDD(핀 14번)를 +10[V]로 연결하고, 입력 값에 따른 출력을 살펴보고, 또한 +5[V]로 연결하여 살펴보아라.
(2) <그림 13.5>의 회로를 구성하고, 실험 1과 같이 전압을 인가하여 각각의 진리표를 작성하라.
(3) <그림 13.6>의 회로를 구성하여 VDD(핀 14)에 +5[V]를 연결하고, VSS(핀 7)은 접지 시킨 후 전압 Vout을 측정하라. (R=1[kΩ], 2.2[kΩ], 4.7[kΩ], 10[kΩ], 470[kΩ])
(4) <그림 13.7>의 회로를 구성하여 VDD에 +5[V]를 연결하고 VSS는 접지 시킨후 핀 3의 전압 Vout을 측정하라. (R=1[kΩ], 2.2[kΩ], 4.7[kΩ], 10[kΩ], 470[kΩ])
(5) CMOS가 TTL의 +5[V]보다 큰 +VDD에서 동작할 때 높은 전압정격을 갖는 open collector 형 TTL을 사용할 수 있다. <그림 13.8>의 회로를 구성하고, 4001의 핀 1과 핀 3의 파형을 관찰하여 구형파가 나오면 그 파형의 전압레벨을 측정하라.

3. 설계 및 고찰
(1) 실험 결과에서 본 CMOS의 TTL interface의 원리를 설명하라.
(2) CMOS와 TTL interface 회로에 대하여 설명하라.

4. 비고 및 고찰

본문내용

설계 및 고찰
(1) 실험 결과에서 본 CMOS의 TTL interface의 원리를 설명하라.
⇒ 시스템에 interface을 한다는 것은 회로의 출력을 다른 전기적 특성을 갖는 시스템이나 회로의 입력에 연결하는 것을 말한다. CMOS와 TTL을 interface하여 사용하는 이유는 CMOS와 TTL은 서로 대비되는 특성을 갖고 있어서 이런 장치들을 더욱 효율적으로 활용하기 위해서이다.
TTL과 CMOS는 전압레벨이 다르기 때문에 전압 레벨 변환 인터페이스가 필요하다. 위의 회로에서는 포토커플러를 이용했는데, 포토커플러를 이용해서 인터페이스를 하면 단가상승의 단점이 있지만 시스템의 안정성을 도모할 수 있으며 노이즈를 방지할 수 있다.

(2) CMOS와 TTL interface 회로에 대하여 설명하라.
⇒ 회로에서 입력 측이 고전위 전원을 사용하는 소자가 TTL레벨의 회로에 신호가 유입 시에 회로가 오동작 하거나 손상이 될 수가 있으며 그라운드의 공용으로 인해 노이즈가 TTL Logic에 전달이 되어서 시스템의 안정성을 떨어뜨린다.
CMOS는 MOSFET방식이다. 즉 반도체에 적당한 불순물을 첨가하여 원하는 성질의 반도체인 P-MOS와 N-MOS를 만들어 낸다. CMOS는 저전위 상태에서 고전위 상태로의 변화할 때 또는 그 반대의 경우에서 신호가 떨리는 현상이 나타난다. 이 현상을 제거하기 위해 BUFFER가 사용된다. 위 회로에 쓰인 CMOS BUFFER는 신호의 증폭이나 BOUNCE 현상을 제거하기 위해 쓰였다. CMOS는 TTL에 비해 동적 안전성이 부족하다. 이 점을 보완하기 위한 것이다.

비고 및 고찰
이번 실험은 CMOS의 동작을 이해하고, CMOS와 TTL의 interfacing 방법에 대하여 이해하는 실험이었습니다.
실험 (1)은 2입력 NOR게이트(4001)의 작동을 알아보는 실험이었는데 진리표와 일치한 값을 측정할 수 있었습니다.

참고 자료

없음