아날로그 및 디지털회로설계실습 실습6(위상 제어 루프(PLL))결과보고서

목차

1. 서론
2. 설계실습 내용 및 분석
3. 결론 및 검토사항(커패시터 용량에 따른 허용 주파수 범위를 표로)
4. 참고문헌

본문내용

요약
이동 통신 등의 채널 설정에 주로 쓰이는 위상 제어 루프에 대해 실험을 하였다. 위상 제어 루프는 VCO의 직류 입력에 변조 신호를 인가하면 간단한 위상변조기가 되며 주파수 변조나 주파수 편이 방식의 복조기로 사용할 수 있다고 한다. 우리 실험에서는 XOR 게이트를 사용하여 위상 제어 루프 회로를 구성하였다. XOR 게이트에 진폭이 5 V인 Vref의 구형파를 넣어주었다. VCO의 커패시터 용량을 10 ㎋을 사용하였을 때 동작 주파수는 18.9 ㎑ ~ 20.6 ㎑이고 VCO의 커패시터 용량을 100 ㎋을 사용하였을 때 동작 주파수는 7.5 ㎑ ~ 10 ㎑ 가 나옴을 실험을 통해 알 수 있었다. 또한 커패시터 용량이 클수록 동작주파수의 폭이 넓어짐을 알 수 있다.

1. 서론
위상 제어 루프는 VCO의 출력 위상을 입력 신호의 위상과 비교하여 두 입력의 위상 차이를 가지고 전압제어 발진기를 제어하는 피드백 시스템이다. PLL이라고도 불리며 위상 검출기, 루프 필터, 가변 발진기로 구성되어 있다. 위상검출기는 Vref의 Input 신호와 VCO의 출력파형의 위상을 비교하여 해당하는 파형을 출력하는 역할을 하고 루프필터는 위상 검출기에서 검출된 신호가 저항과 커패시터로 구성된 Low Pass Filter를 통과하면서 직류에 가까운 전압으로 변환시켜준다. 보고서에 사용된 그림은 오실로스코프의 파형을 직접 촬영한 사진들이다.

2. 설계실습 내용 및 분석
6-4-1 위상제어루프의 설계
그림 6-2의 위상 제어 루프를 구성한다.
(Op amp의 동작전원은 ±5V이고, Logic gate의 동작전원은 5V & GND이다.)
입력단에 기준신호(Frequency : 5 ㎑, Amplitude : 0~5V. Function : Rectangular)를 인가하여 그 출력을 제출한다.

참고 자료

중앙대학교 전자전기공학부, “아날로그 및 디지털 회로 설계 실습”, 이론 9