[A+]중앙대 아날로그및디지털회로설계실습 예비보고서6 위상 제어 루프(PLL)

소개글

"[A+]중앙대 아날로그및디지털회로설계실습 예비보고서6 위상 제어 루프(PLL)"에 대한 내용입니다.

목차

없음

본문내용

TD를 1ms로 설정해서 두 입력 사이의 위상 차이를 주었다. V1이 High일 때 V2가 Low이고 V1이 Low일 때 V2가 High이다. 위 그래프 상에는 아주 짧은 시간 출력파형의 크기가 0이 아닌 구간이 있는데 이는 pulse 신호의 rising time, falling time의 차이에 때문에 발생한다. 이 때의 Vout 전압의 평균 크기는 약 5V(High)이다.
V1=V2=High or Low => Vout =Low / V1≠V2 => Vout = High

< 중 략 >

6-3-6
(A)
Loop filter의 cutoff frequency (1/2piRC)가 높아질 경우에는 low pass filter로 동작하는 loop filter를 통과한 신호에 고주파 성분이 더 많아질 것이다. Loop filter의 cutoff frequency (1/2piRC)가 높아질 경우에는 low pass filter로 동작하는 loop filter를 통과한 신호에 고주파 성분이 적어져서 안정적인 저주파 대역 신호만 남아 PLL 회로는 이전보다 더 안정적이게 동작할 것이다.

참고 자료

없음