[A+] 중앙대 아날로그 및 디지털 회로설계실습 위상제어루프(PLL) 예비보고서
- 최초 등록일
- 2021.09.01
- 최종 저작일
- 2020.10
- 17페이지/ 한컴오피스
- 가격 1,500원
* 본 문서(hwp)가 작성된 한글 프로그램 버전보다 낮은 한글 프로그램에서 열람할 경우 문서가 올바르게 표시되지 않을 수 있습니다.
이 경우에는 최신패치가 되어 있는 2010 이상 버전이나 한글뷰어에서 확인해 주시기 바랍니다.
소개글
"[A+] 중앙대 아날로그 및 디지털 회로설계실습 위상제어루프(PLL) 예비보고서"에 대한 내용입니다.
목차
1. 실습 준비물
2. 실습 준비물
3. 설계실습 계획서
1) 위상제어루프의 용도
2) Datasheet
3) 위상검출기
4) 위상제어루프 설계
5) VCO의 Gain
6) 위상제어루프의 Loop Filter
본문내용
(A) Loop Filter의 Cutoff Frequency ()가 높아질 경우와 낮아질 경우에, PLL 응답 특성의 변화를 예상하여 기술한다.
Low pass filter인 루프 필터(Loop Filter)의 역할은 저주파의 신호를 필터링하고, 노이즈 주파수를 제거하여 직류에 가까운 전압을 VCO의 입력 단에 넣어준다. 만약 Loop Filter의 Cutoff frequency가 높을수록 필터링되는 고주파 성분이 많아져 안정적인 전압을 입력시키지 못하고, 원하는 주파수 결과를 얻지 못할 것이다. 반면 Cutoff frequency 이 낮을수록 거의 직류에 가까운 전압을 얻음으로써 원하는 결과를 얻을 수 있을 것이다.
이는 순전히 예상한 결과이며, P-Spice를 통해 구현한 위상제어루프의 VCO 출력단과 입력단을 Simulation하여 전압 파형을 확인해 보았다. 즉 커패시터와 저항을 다르게 해주어 Cutoff Frequency에 변화를 주고, 높아질 경우와 낮아질 경우에 파형의 변화를 확인해 보았다.
(B) 예상한 결과와 Simulation한 결과를 비교한다. 예상이 틀릴 경우 그 이유를 찾아 서술한다.
참고 자료
없음