가산기와 감산기

목차

1. 실험 목적
2. 실험 구성
3. 실험 결과
4. 소 감

본문내용

● 실험 목적
- 반가산기, 반감산기, 전가산기, 전감산기 회로를 만들어 보고, 정상 동작 하는지 실험을 통해 알아보고, 논리식으로 검토해 본다.
- 4비트 2진 비교기를 만들어 진리표를 만들고, 출력 상태를 기록한다.

● 실험 구성
① 반가산기 설계
- 각각 2개의 입력 단자와 출력단자를 가지는 회로로써, 두 개의 비트를 더하여 Sum과
Carry를 구하는 논리회로이다.

② 반감산기 설계
- 각각 2개의 입력 단자와 출력 단자를 가지는 회로로써, 두 개의 비트를 빼서 Difference와
Borrow를 구하는 회로이다.

③ 전가산기 설계
- 각각 3개의 입력 단자와 2개의 출력 단자를 가 지는 회로로써, 덧셈해야 할 2개의 비트와 다 른 숫자 위치에서 자리 올림 비트를 받아 Carry와 Sum을 출력하는 회로이다.

참고 자료

없음