실험3결과 ADD&SUB
- 최초 등록일
- 2014.05.13
- 최종 저작일
- 2013.12
- 5페이지/
한컴오피스
- 가격 3,000원
목차
1. 실험 결과
2. 고찰
3. 참고자료
본문내용
2. 고찰
1) Half-adder
Carry를 사용하지 않는 가장 단순한 수학적 연산 모델인 반가산기 회로이다. XOR gate가 있는 74HC86과 AND gate가 있는 74HC08을 사용하였다. 실제로 사용하는 회로 구성요소도 적어, 가장 쉽게 구성할 수 있었다. Carry를 신경쓰지 않기 때문에 매우 간단할 수 있다는 것을 확인했다. 여러 자리의 Binary code중, 맨 오른쪽 자리 하나의 덧셈의 계산을 위해 주로 활용되는데, 두 입력을 받아 논리합을 S에 출력하고 올림수를 C에 출력하는 회로이다.
2) Full-adder
Carry가 중요한 역할을 하는 회로이다. 반가산기와는 다르게, 아래 자릿수에서 발생한 캐리까지 포함하여 세 비트를 더한다. 반가산기에서는 고려하지 않은 하위의 가산결과로부터 올림수를 처리할 수 있는 장점이 있는 회로이다. 반가산기 2개를 연결함으로써 손쉽게 구성할 수 있다. XOR gate를 담당하는 74HC86과 AND gate를 포함한 74HC08, OR gate가 있는 74HC32를 사용하였다. 전가산기는 두 입력과 이전 계산의 올림수를 각각 하나씩 받아 논리합을 S에 출력하고 올림수를 Co에 출력하는 회로이다.
참고 자료
http://en.wikipedia.org/wiki/Adder_(electronics)
http://en.wikipedia.org/wiki/Subtractor
http://en.wikipedia.org/wiki/Adder%E2%80%93subtractor
http://blog.naver.com/asd7979?Redirect=Log&logNo=30108683862
http://terms.naver.com/entry.nhn?docId=824045&cid=209&categoryId=209
