아주대 논리회로실험 설계 8by8 multiplier 결과보고서

목차

1. 설계 목적
2. 설계 이론(선택알고리즘 이론)
3. 실험 진행상황 요약 설명
4. 최종 선택 알고리즘의 VHDL 소스코드 및 설명
5. 시뮬레이션 및 FPGA동작
6. 최종분석 및 고찰

본문내용

- 8비트 2진수 입력 2개를 받아들여 곱셈을 하고 16비트 2진수의 결과값을 만들어 내는 곱셈기 구현 (8bit 입력의 Multiplier HDL(VHDL) 구현 및 FPGA 검증)

- 곱셈에 대한 다양한 알고리즘에 대하여 이해한다.

2. 설계 이론(선택알고리즘 이론)

1)알고리즘 이란?
어떤 문제를 해결하기 위해 명확히 정의된(well-defined) 유한 개의 규칙과 절차의 모임. 명확히 정의된 한정된 개수의 규제나 명령의 집합이며, 한정된 규칙을 적용함으로써 문제를 해결하는 것. 이 용어 자체는 1957년 이전의 웹스터(webster) 사전에는 실려 있지 않다. 아라비아 숫자를 사용하여 연산을 행하는 수순을 의미한다. 알고리즘은 부여된 문자가 수학적인지 비수학적인지, 또 사람의 손으로 문제를 해결할 것인지, 컴퓨터로 해결할 것인지에 관계없이 적용된다. 특히 컴퓨터로 문제를 푸는 경우에는 알고리즘을 형식적으로 표현하는 것이 프로그램을 작성하는 데 중요한 요소가 된다. 이 알고리즘의 좋고 나쁨에 따라 같은 결과를 구하는 처리에서도 시간이나 조작성에 큰 차이가 날 수가 있다.

참고 자료

없음