전자회로실험_에미터 접지 증폭회로(예비)
- 최초 등록일
- 2012.10.20
- 최종 저작일
- 2012.01
- 9페이지/ 한컴오피스
- 가격 1,000원
소개글
에미터 접지 증폭회로(예비)
목차
없음
본문내용
다음은 일반적으로 많이 쓰이는 CE단의 일반형을 나타낸 것이다.
일단 직류해석부터 하자면, Vbe라는 직류전압이 Q1에 바이어스 전류를 결정한다. 즉, 직류해석은 동작점을 결정짓는 것이라고 말할 수 있다.
동작점을 구할 때도 여러 가지로 설정할 것이 있겠지만 중요한 것은 입력전압을 어디에서 스윙하게 만들 것인지 또한, 출력전압을 어디위치에서 스윙하게 만들 것이지 정해야 한다.
일반적으로 VCC로서 회로를 구현한다고 가정한다면,
로 맞추는 것이 일반적이다.
그리고 CE단에서의 이득은 다음과 같다.
로서 파형이 반전되어 나오며, 이득값은 gm과 Rc저항을 곱으로 나오게 된다.
만약, 얼리효과를 고려하게 된다면, 전압이득이 바뀌게 되는데,
로 된다. 즉, 마치 ro저항이 Rc저항과 병렬로 연결된 하나의 저항으로 생각 할 수 있다.
<중 략>
다음은 소신호 해석회로를 드린 것이다. 소신호 해석할 때는 커패시터 같은 경우에는 short로 본다. 그리고 직류는 다 접지로 놓고 해석을 하게 된다. 이제 입력 저항을 먼저 보면, 다음과 같이 Vin 입력 단 쪽에서 보는 방향으로 보면, 맨 처음 100k 저항이 있고 그리고 R1//R1//Rpi 저항이 병렬로 있다. 즉, 그 둘의 합이 되는 것이다.
그리고 앞의 조건에서 으로 설계 하였기 때문에 간단히 입력 저항을 구할 수 있다.
이제 출력 단을 보면, 이므로 고려를 안 해도 되며, 이므로 교류 해석 할 때는 마치 Rc1과 Rc2가 병렬로 있는 것으로 생각 할 수 있다. 그래서 다음과 같이 나타낼 수 있다.
이 때, 물론 Ro저항으로서 얼리효과 저항이 있겠지만, 여기에서 Va를 언급하지 않았으므로 Ro저항이 무한대로 생각 한다면, (즉 얼리효과를 고려하지 않는 다면) 출력저항을 Rc1//Rc2 가 된다.
참고 자료
없음