[전자회로실험 예비보고서]이미터 접지 증폭기(A+)
- 최초 등록일
- 2022.03.04
- 최종 저작일
- 2021.05
- 15페이지/ 한컴오피스
- 가격 2,000원
소개글
전자회로실험 A+받은 보고서입니다. 교수님께 대표적으로 칭찬받고 보고서 예시로 쓰이고 있습니다. 참고하시고 좋은 성적 받으시길 바랍니다.
목차
1. 실험 목적
2. 이론적 배경
1) 전압 증폭기
2) 이미터 접지 증폭기
3. 사용 장비 및 부품
4. 실험 방법
5. 예비 보고 사항
본문내용
1. 실험 목적
바이폴라 트랜지스터 증폭기 중에서 전력 이득이 커서 가장 널리 사용되는 이미터 접지 증폭기의 바이어스 방법과 기본적인 특성을 이해하도록 한다.
2. 이론적 배경
2.1 전압 증폭기
2.1.1 전압 증폭기 모델
전압 증폭기 회로는 다음과 같이 모델링될 수 있다. 이 회로에서 Rin을 입력 저항, Rout을 출력 저항, Avo를 개방 회로 전압 이득이라 하며 전체 전압 이득은 다음과 같다.
2.2 이미터 접지 증폭기
이미터 접지 증폭기는 그림 5-2와 같이 입력 신호는 베이스에 들어가고 출력 신호는 컬렉터에서 얻는다. 이 증폭기의 특징으로는 전류 이득과 전압 이득이 모두 1보다 커서 베이스 접지나 컬렉터 접지 증폭기보다 전력 증폭 이득이 크다는 특징을 가지고 있어 증 폭기로서 가장 널리 사용된다.
그림 5-2는 이미터 접지 증폭기의 기본 회로이다. 얼리 효과를 무시할 때 이미터 접지 기본 회로의 전압 이득, 입력 저항, 출력 저항은 다음과 같다. 그림 5-3은 축퇴 저항이 있는 이미터 접지 증폭기의 기본 회로이다. 얼리 효과를 무시할 때 축퇴 저항이 있는 이미터 접지 기본 회로의 전압 이득, 입력 저항, 출력 저항은 다음과 같다. 그림 5-4는 축퇴 저항이 있는 이미터 접지 회로에 신호원과 부하를 연결한 회로이다. 축퇴 저항 RE는 바이어스 안정화에 매우 중요하지만 이득을 감소시킨다. 따라서 이득의 감소를 막기 위해 바이패스 커패시터 CE를 도입한다. 직류 해석에서는 바이패스 커패시터는 개방 회로로 동작하지만 교류 해석에서는 바이패스 커패시터가 단락 회로로 동작하기 때문에 축퇴 저항 RE는 없는 회로가 되어 전압 이득의 감소를 피할 수 있다.
얼리 효과를 무시할 때 이 증폭기의 입력 저항, 출력 저항, 전압 이득은 각각 다음과 같다. (결합 커패시터와 바이패스 커패시터는 모두 단락 회로로 놓는다.)
참고 자료
없음