[Flowrian] 디지털 열쇄 잠금 회로의 Verilog 설계 및 시뮬레이션 검증

소개글

디지털 열쇄 잠금 회로는 4자리 십진수로 사용자가 지정한 암호로 기억하고,
암호와 일치되는 코드가 입력되면 열쇄를 여는 디지털 잠금의 동작을 모델링하는
디지털 회로이다.

디지털 열쇄 잠금 회로의 동작 사양은 다음과 같다.

* 암호는 4 자리 십진수 숫자로 구성되며 BCD (Binary Coded Decimal)로 표현된다.
* 프로그램 모드는 사용자가 4 자리 십진수 암호를 지정하는 모드이다.
* 일반 모드는 사용자가 열쇄를 열기 위하여 4자리 십진수를 입력하는 모드이다.
* 사용자가 입력한 4자리 숫자가 저장된 암호와 일치하면 열쇄를 잠금을 해제한다.
* 사용자가 입력한 4자리 숫자가 저장된 암호와 일치하지 않으면 열쇄를 열지 않는데, 연속해서 3번 틀리는 경우 더 이상 입력을 받아들이지 않는다. 리셋을 해야만 다시 동작한다.

설계는 Verilog 언어를 이용하여 모델링 되었으며,
테스트벤치도 Verilog로 작성하여 시뮬레이션으로 논리동작을 검증하고
결과 파형을 분석하여 설계가 올바로 되었음을 증명한다.

(주)시스템 센트로이드의 Flowrian으로 설계되었으며
Verilog 소스를 포함하여 Flowrian 관련 모든 데이터가 제공된다.

목차

Flowrian / Verilog

본문내용

본 문서에서는 아래의 모듈들은 Verilog 언어로 설계하여 시뮬레이션 검증을 하였다.

- 4개의 BCD 숫자의 동일 여부 판단 : RT 수준 Verilog 설계 및 시뮬레이션 검증
- 4 비트 레지스터 : RT 수준 Verilog 설계 및 시뮬레이션 검증
- 4 비트 4 깊이 시프트 레지스터 : 구조수준 Verilog 설계 및 시뮬레이션 검증
- 3 비트 카운터 : RT 수준 Verilog 설계 및 시뮬레이션 검증
- 데이터 패스 : 구조수준 Verilog 설계 및 시뮬레이션 검증
- 제어기 : RT 수준 Verilog 설계 및 시뮬레이션 검증
- 최상위 디지털 열쇄 잠금 회로 : 구조수준 Verilog 설계 및 시뮬레이션 검증

Verilog 언어를 이용하여 디지털 논리회로의 구조 설계를 배우려는 분에게 도움이 된다.

참고 자료

없음

압축파일 내 파일목록

DigitalLock_design_20111004.zip
DigitalLock_v1_20111004.pdf