선형연산증폭기 회로

소개글

전자회로 실험 레포트 입니다.
A+ 받은 자료입니다.
실험에 있는 배경이론과 핵심이론, 고찰로 구성되어 있습니다.
잘 쓰시기를 바랍니다.

목차

1. 실험목적
2. 이론
3. 사용기기 및 부품
4. 실험순서

본문내용

1. 실험목적
선형 연산 증폭기회로에서 DC와 AC 전압을 측정한다.

2. 이론
◉ 연산증폭기
Op-amp, 즉 연산증폭기란 수학적 기능을 수행하는 증폭기를 의미한다. 최초의 op-amp는 아날로그 컴퓨터에 사용되었으며 덧셈, 뺄셈, 곱셈등의 수학적 연산을 수행했다. Op-amp는 아래의 그림(Op-amp의 계통도)에서와 같이 크게 입력단, 증폭단, 출력단의 세 부분으로 나뉜다. 우선 입력단은 차동증폭기로 구성되며 증폭보다는 입력 임피던스를 크게 하고 입력 옵셋전압과 common mode rejection을 작게 하는데 중점을 둔다. Op-amp에서 본격적으로 전압이득을 키워주는 곳은 입력단 다음으로 오는 증폭단이다. 출력단은 출력 임피던스를 작게 하여 부하측에 최대한의 전력을 전달하는 역할을 하여 보통 B급 푸시풀 이미터 팔로워를 이용한다. 결과적으로 연산증폭기는 자신의 두입력 단자에 인가된 전압 신호의 차를 감지하고 이값에 이득을 곱한 후, 그 결과 전압을 출력단자에 나타내도록 고안되어 있다.
이상적인 op-amp의 특성은 다음과 같다.
1)open-loop gain()이 무한대이다.
2)Input impedance()가 무한대이다.
3)Output impedance()가 0이다.
4)무한대의 bandwidth를 가진다.
5)입력전압차()가 0이면 도 0이다.

◉ 반전 증폭기
반전증폭기는 하나의 연산 증폭기와 두 개의 저항으로 구성되어 있으며, 입력신호의 파형을 반대로 증폭해서 출력으로 내보낸다. (반전 증폭기에서 입력전압과 출력전압의 위상차이가 180도이다.) 반전증폭기는 연산증폭기의 반전단자에 입력신호가 인가되는 경우를 의미한다. 아래 그림에서와 같이 입력신호는 저항 Rf를 통해 반전입력단자에 인가되며, 또한 출력도 Rf를 통하여 동일 입력단자로 궤환된다. 이때 비반전 입력단자는 접지에 연결된다.
그림에서 연산증폭기의 입력임피던스는 무한대이므로 반전입력단자에서 연산증폭기 내부로 전류가 흐를 수 없으므로

참고 자료

-. 전자회로실험, Boylestad, 인터비젼, 2006, 267-273p
-. 전자회로, Bogart, ITC, 2005, 310-320p
-. 마이크로전자회로, Sedra, 한티미디어, 2008, 72-90p
-. http://focus.ti.com/docs/prod/folders/print/ua741.html, Datasheet