울산대학교 전자실험(2)예비19 선형 연산 증폭기 회로

목차

1. 실험목적

2. 실험이론
1) 반전 증폭기
2) 가산 증폭기
3) 비반전 증폭기
4) 단위 이득 플로우
5) 적분 회로
6) 미분 회로
7) 지수 계산 회로
8) 로그 계산 회로

3. 시뮬레이션 값
(1) 반전 증폭기
(2) 비반전 증폭기
(3) 단위 이득 Follower 및 Slew Rate 측정
(4) 가산 증폭기
(5) 적분 회로
(6) 미분회로
(7) 지수 함수 회로
(8) 연산 증폭기 특성실험

본문내용

1.실험목적
연산 증폭기의 여러 연산 기능(가감산, 미적분, 지수 및 로그)을 확인 해보고 CMRR, Slew Rate , Offset 등의 속성을 알아본다.

2.실험이론
연산 증폭기는 입력신호의 위상을 반전하거나 그대로 유지 하여 증폭할 수 있는 집적회로이다.
입력 저항은 매우 높고 출력 저항은 매우 작은 특징을 가진다.
입력 저항이 매우 높기 때문에 반전과 비반전 입력사이에 전류흐름이 없다고 가정할 수 있다.
그러므로 접지가 연결된 비반전과 반전의 전위가 동일하다고 생각할 수 있는데 이 것을 가상접지라고 부른다.
가상 접지를 사용하였을 때 연산증폭기를 보다 쉽게 해석할 수 있다.

참고 자료

없음