[디지털회로실험]가산기

소개글

[디지털회로실험]가산기

목차

1.실험 제목
2.관련 이론
3.실험의 이론적 결과

본문내용

1.실험 제목
: 가산기
2.관련 이론
가산기란?
이진수의 덧셈을 하는 논리 회로이며 디지털 회로, 조합 회로의 하나이다. 전자계산기가 발명된 당시에는 진공관에 의해서 구성되었고 현재는 집적 회로로 설계되어서 다양한 기능을 가지는 것이다.
입력신호 전압의 덧셈을 출력하는 디지털 회로를 가산 회로라고도 부른다.
반가산기(half adder)?
반가산기는는 이진수의 한자리수를 연산하고, 자리올림수는 자리올림수 출력 (영어: carry out)에 의하여 출력한다. AND, OR, NOT의 세가지 종류의 논리회로만으로 구성할 수 있다.

덧셈은 정보처리의 기본중에 기본이기 때문에 고속 정보처리를 위해서 우선 가산기 동작의 고속화가 요구된다.
논리회로의 동작속도는 입력에서 출력까지 사이에 있는 논리소자 (논리곱이나 논리합회로)
의 개수가 크게 영향을 주기때문에 가산기에서 이 단수를 고찰해 보자.
위의 반가산기는 입력 A와 B로부터 출력 S까지의 기본 논리소자의 단수는 2이고, 출력 C까지의 기본 논리소자의 단수는 1이다. (일반적으로 NOT은 단수에 포함하지 않는다. 기본 논리소자를 구성하는 회로의 입력용 트랜지스터를 반대로 사용하는 것만으로 NOT를 구현할 수 있기 때문이다.)

참고 자료

없음